公开(公告)号：KR1020090095012A

公开(公告)日：2009-09-09

申请号：KR1020080020071

申请日：2008-03-04

Applicant: 삼성전자주식회사

Inventor： 민정혜 ,  이태미 ,  한우진 ,  정해경 ,  김일구

IPC: H04N19/51

CPC classification number: H04N19/533 ,  H04N19/105 ,  H04N19/109 ,  H04N19/139 ,  H04N19/176 ,  H04N19/61

Abstract: An encoding/decoding method and an apparatus thereof using consecutive motion estimation capable of performing encoding/decoding operation of the current block are provided to improve compression rate of image decoding by predicting the current block. A video encoding apparatus searches a first reference picture by using a current block. The image encoder produces a first prediction block(610). The image encoder searches the second reference picture by using the generated first predicted block. The image encoder produces a second predicted block(620). The current block is encoded into the image encoder based on the first predicted block and the second predicted block(630).

Abstract translation: 提供一种使用能够执行当前块的编码/解码操作的连续运动估计的编码/解码方法及其装置，以通过预测当前块来提高图像解码的压缩率。 视频编码装置通过使用当前块来搜索第一参考图片。 图像编码器产生第一预测块（610）。 图像编码器通过使用生成的第一预测块来搜索第二参考图像。 图像编码器产生第二预测块（620）。 基于第一预测块和第二预测块将当前块编码到图像编码器中（630）。

公开(公告)号：KR1020090032669A

公开(公告)日：2009-04-01

申请号：KR1020070098100

申请日：2007-09-28

Applicant: 삼성전자주식회사

Inventor： 김일구 ,  박종진

IPC: G02F1/13357

CPC classification number: G02F1/133603 ,  G02F1/133606 ,  G02F1/133608 ,  G02F1/133611

Abstract: A back light unit is provided to reduce a size by including an LED light source by COB(Chip On Board) and a pattern unit partially transmitting or reflecting in a diffusion plate. An LED(Light Emitting Diode) light source(120) includes a substrate(110), an LED chip(121), and a sealing unit(122). The LED chip is mounted on the substrate. The sealing unit seals the LED chip. A diffusion plate(130) is separated from the substrate and has a pattern unit(140) in one side. The pattern unit partially transmits and reflects the light emitted from the LED light source. The sealing unit includes a fluorescent material. The fluorescent material changes the wavelength of the light emitted from the LED light source.

Abstract translation: 提供背光单元以通过包括COB（板上芯片）的LED光源和在漫射板中部分透射或反射的图案单元来减小尺寸。 LED（发光二极管）光源（120）包括基板（110），LED芯片（121）和密封单元（122）。 LED芯片安装在基板上。 密封单元密封LED芯片。 扩散板（130）与衬底分离，并且在一侧具有图案单元（140）。 图案单元部分地透射并反射从LED光源发射的光。 密封单元包括荧光材料。 荧光材料改变从LED光源发射的光的波长。

公开(公告)号：KR1020090021758A

公开(公告)日：2009-03-04

申请号：KR1020070086549

申请日：2007-08-28

Applicant: 삼성전자주식회사

Inventor： 김일구 ,  한우진

IPC: H04N19/51 ,  H04N19/105

CPC classification number: H04N19/55 ,  H04N19/51 ,  H04N19/563 ,  H04N19/593

Abstract: A method and an apparatus for spatiotemporal motion estimation and motion compensation of a video are provided to estimate and compensate motion accurately by generating spatiotemporal estimation block of a current block based on a current frame and a reference frame even though motion occurs at a region out of the reference frame. A spatiotemporal estimation block generator(220) includes the followings. If a block area which is placed at the same position of an area included at a reference frame in a reference block is called a first block area and a block area which is placed at a same position of an area out of the reference frame in the reference block is called a second block area, a first block area determiner(230) determines the first block area of the reference block as an estimation area of the first block area of a spatiotemporal estimation block. When the spatiotemporal estimation block is arranged at a current block, a second block area determiner(240) determines an area corresponding to the second block region of the spatiotemporal estimation block in the current frame.

Abstract translation: 提供了一种用于视频的时空运动估计和运动补偿的方法和装置，用于通过基于当前帧和参考帧生成当前块的时空估计块来准确地估计和补偿运动，即使运动发生在 参考框架。 时空估计块发生器（220）包括以下内容。 如果放置在参考块中的参考帧的包括在区域中的区域的相同位置的块区域被称为第一块区域，并且将块区域放置在距离参考帧中的区域的相同位置 参考块被称为第二块区域，第一块区域确定器（230）将参考块的第一块区域确定为时空估计块的第一块区域的估计区域。 当时空估计块被布置在当前块时，第二块区确定器（240）确定与当前帧中的时空估计块的第二块区对应的区域。

公开(公告)号：KR1020060080509A

公开(公告)日：2006-07-10

申请号：KR1020050000997

申请日：2005-01-05

Applicant: 삼성전자주식회사

Inventor： 김일구 ,  정주혁

IPC: H01L21/28

CPC classification number: H01L21/02063 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/76808

Abstract: 저유전막을 갖는 반도체소자의 제조방법을 제공한다. 이 방법은 반도체기판 상에 저유전막을 구비한다. 상기 저유전막 상에 마스크 패턴을 형성한다. 상기 마스크 패턴을 식각마스크로 이용하여 상기 저유전막을 건식 식각한다. 이때, 상기 건식 식각 가스는 산소원자를 함유한 가스, 질소원자를 함유한 가스 및 불활성 가스로 이루어진 그룹으로부터 선택되는 적어도 어느 하나의 가스와 염소원자를 함유한 가스의 혼합가스를 이용한다.
저유전막, 건식 식각, 건식 식각 가스, 염소원자를 함유한 가스, 흡습, 보이드

公开(公告)号：KR1020060017023A

公开(公告)日：2006-02-23

申请号：KR1020040065521

申请日：2004-08-19

Applicant: 삼성전자주식회사

Inventor： 이상진 ,  안정훈 ,  이용준 ,  권기현 ,  이승구 ,  오창봉 ,  김일구

IPC: H01L27/04

CPC classification number: H01L28/40 ,  H01L21/7687 ,  H01L23/5223

Abstract: 본 발명의 금속-절연체-금속 커패시터는 상, 하부 전극 및 상, 하부 전극 사이에 개재된 유전체막을 포함하며, 상부 전극에는 제1 전압이 인가되고, 하부 전극에는 제1 전압과 다른 제2 전압이 인가되며, 상부 전극에 제1 전압을 인가하기 위한 배선은 하부 전극의 하부 레벨 또는 동일 레벨의 배선이다. 따라서, 유전체막의 두께를 유전체막의 신뢰성이 인정되는 한도 내에서 최소화할 수 있으므로 고 커패시턴스의 MIM 커패시터를 구현할 수 있다.
MIM 커패시터, 트렌치

公开(公告)号：KR100532446B1

公开(公告)日：2005-11-30

申请号：KR1020030047006

申请日：2003-07-10

Applicant: 삼성전자주식회사

Inventor： 김일구 ,  하상록 ,  손세일 ,  이경우

IPC: H01L21/3205

Abstract: 듀얼 다마신 구조에서 비아홀 주변에 발생되는 펜스의 발생을 억제하고, 비아홀의 밀도에 영향을 덜 받는 반도체 소자의 금속 배선 형성방법이 개시된다. 본 발명의 방법은, 반도체기판 상에 층간절연층, 반사방지막 역할을 수행할 수 있는 하드마스크층 및 포토레지스트층을 형성한 후 비아홀을 정의하는 제1 포토레지스트층 패턴을 형성한다. 제1 포토레지스트층 패턴을 식각마스크로 하여 상기 하드마스크층 및 층간절연층을 일부 식각하여 파셜 비아홀을 형성하고, 잔류하는 제1 포토레지스트층 패턴을 제거한 후, 파셜 비아홀을 포함한 상기 반도체기판의 전면에 포토레지스트층을 형성한 후, 파셜 비아홀내에 상기 포토레지스트층을 잔류시키면서, 상기 파셜 비아홀과 적어도 일부가 중첩되는 트랜치 배선영역을 정의하는 제2 포토레지스트 패턴을 형성한다. 상기 제2 포토레지스트 패턴을 식각마스크로 하여 하드마스크층 패턴을 형성한 후, 잔류하는 상기 제2 포토레지스트 패턴을 제거하고, 하드마스크층 패턴을 식각마스크로 하여 상기 층간절연막을 일부 식각하여 트랜치 배선영역 및 상기 파셜 비아홀이 연장되는 풀 비아홀을 형성한다. 이어서 풀 비아홀 및 트랜치 배선영역내에 제2 도전층을 매립한다.

公开(公告)号：KR100483838B1

公开(公告)日：2005-04-15

申请号：KR1020030012823

申请日：2003-02-28

Applicant: 삼성전자주식회사

Inventor： 장호선 ,  하상록 ,  김일구 ,  박완재

IPC: H01L21/28

Abstract: 본 발명은 듀얼 다마신 방법을 개시한다. 본 발명의 방법은 하부 구리계 배선을 확산 방지막으로 덮고 그 위에 무기계 층간절연막, 식각저지막 및 층내절연막을 순차적으로 형성하고 비아 식각, 무기계 충전물로 비아 매립, 트렌치 식각, 비아 안의 무기계 충전물 및 확산방지막을 제거하여 하부 구리계 배선을 노출하는 공정을 포함하는 듀얼 다마신 방법에 있어서, 비아 내에 매립된 상기 무기계 충전물의 제거공정은 CxFy계 가스, 산소함유 가스 및 불활성 가스를 포함한 소스 가스의 플라즈마에 의한 드라이 식각으로 제거한다. 따라서, 저유전율막, 식각저지막 및 층간절연막의 노출 계면에서 무기계 충전물 제거공정시 언더컷 발생을 방지할 수 있어서 후속 장벽층이나 구리 시드 라이너 공정시 언더컷으로 인한 코팅불량 또는 보이드 생성을 방지할 수 있다.

公开(公告)号：KR100466310B1

公开(公告)日：2005-01-14

申请号：KR1020020070235

申请日：2002-11-13

Applicant: 삼성전자주식회사

Inventor： 이승건 ,  하상록 ,  정주혁 ,  김일구 ,  장호선

IPC: H01L27/04

CPC classification number: H01L21/02071 ,  H01L21/32136 ,  H01L28/60

Abstract: A method of manufacturing a MIM capacitor having a bottom electrode is provided by forming a metal wire including copper on a substrate. After the metal wire is formed on the substrate, a dielectric film is formed on the metal wire. A top electrode film is formed on the dielectric film, and then the top electrode film is etched to form a top electrode. A hard metallic polymer formed during the etching of the top electrode film is removed using a mixture of an oxygen gas and a fluorocarbon based gas. The lifting of the thin films is effectively prevented, and the yield of the manufacturing process for manufacturing a MIM capacitor is increased. Additionally, the MIM capacitor has a uniform capacitance because the damage to the dielectric film is prevented, and the oxidation of the bottom electrode is also prevented.

Abstract translation: 通过在衬底上形成包括铜的金属线来提供制造具有底部电极的MIM电容器的方法。 在基板上形成金属线之后，在金属线上形成电介质膜。 在电介质膜上形成顶部电极膜，然后蚀刻顶部电极膜以形成顶部电极。 使用氧气和碳氟化合物基气体的混合物去除在顶部电极膜的蚀刻期间形成的硬质金属聚合物。 有效地防止薄膜的提升，并且用于制造MIM电容器的制造工艺的成品率增加。 另外，MIM电容器具有均匀的电容，因为防止了电介质膜的损坏，并且也防止了底部电极的氧化。

公开(公告)号：KR1020040042093A

公开(公告)日：2004-05-20

申请号：KR1020020070235

申请日：2002-11-13

Applicant: 삼성전자주식회사

Inventor： 이승건 ,  하상록 ,  정주혁 ,  김일구 ,  장호선

IPC: H01L27/04

CPC classification number: H01L21/02071 ,  H01L21/32136 ,  H01L28/60

Abstract: PURPOSE: A method for manufacturing an MIM(Metal-Insulator-Metal) capacitor is provided to be capable of effectively removing metallic hard polymers for preventing the oxidation of a lower electrode and the lifting phenomenon of thin films. CONSTITUTION: A metal line(110) made of copper is formed on a substrate(100). A dielectric layer(115) is formed on the metal line. An upper electrode layer is formed on the dielectric layer. An upper electrode(130) is formed by selectively etching the upper electrode layer. At this time, metallic hard polymers(135) of the upper electrode are removed at a time. Preferably, the dielectric layer contains nitride or carbide. Preferably, a multilayer structure made of a nitride layer and a carbide layer is used as the dielectric layer.

Abstract translation: 目的：制造MIM（金属 - 绝缘体 - 金属）电容器的方法能够有效去除用于防止下部电极氧化的金属硬聚合物和薄膜的提升现象。 构成：在基板（100）上形成由铜制成的金属线（110）。 在金属线上形成电介质层（115）。 在电介质层上形成上电极层。 通过选择性地蚀刻上电极层形成上电极（130）。 此时，一次去除上部电极的金属硬质聚合物（135）。 优选地，介电层包含氮化物或碳化物。 优选地，使用由氮化物层和碳化物层制成的多层结构作为电介质层。

公开(公告)号：KR1020010025972A

公开(公告)日：2001-04-06

申请号：KR1019990037084

申请日：1999-09-02

Applicant: 삼성전자주식회사

Inventor： 김일구 ,  황재성

IPC: H01L21/288

Abstract: PURPOSE: A method for manufacturing an interconnection of a semiconductor device is provided to form a reliable interconnection, by burying a trench without forming a void or seam. CONSTITUTION: An insulating layer(102) is dry-etched on a condition of the first pressure and the first power to form a trench having desired sidewall angel and depth of a trench. A dry etch process is performed on a condition of the second pressure higher than the first pressure and the second power lower than the first power to eliminate a fine trench and to make the bottom of the trench have a flat surface or round profile.

Abstract translation: 目的：提供一种用于制造半导体器件的互连的方法，以通过在不形成空隙或接缝的情况下埋入沟槽来形成可靠的互连。 构成：在第一压力和第一功率的条件下对绝缘层（102）进行干蚀刻，以形成具有期望的沟槽侧壁天线和沟槽深度的沟槽。 在比第一压力高的第二压力和低于第一功率的第二功率的条件下进行干法蚀刻工艺以消除细沟槽并使沟槽的底部具有平坦表面或圆形轮廓。