公开(公告)号：KR100851552B1

公开(公告)日：2008-08-11

申请号：KR1020070030468

申请日：2007-03-28

Applicant: 삼성전자주식회사

Inventor： 최정달 ,  김주형 ,  유장현

IPC: H01L27/115 ,  B82Y10/00

CPC classification number: H01L21/28282 ,  H01L27/105 ,  H01L27/11568 ,  H01L27/11573 ,  H01L21/32051

Abstract: A non-volatile memory device and a forming method thereof are provided to perform different functions by forming a cell gate of a cell region and a peripheral circuit gate of a peripheral circuit region with different structures. A semiconductor substrate(100) includes a cell region and a peripheral circuit region. A cell gate(WL) is formed in the cell region. A peripheral circuit gate(150L) is formed in the peripheral circuit region. The cell gate includes a tunnel insulating layer(120), an electric charge storage layer(122), a blocking insulating layer(124), and a control gate electrode(126p). The peripheral circuit gate includes a gate insulating layer(110L), a semiconductor layer pattern(112p), and a metal-containing layer pattern(114p). The metal-containing layer pattern is made of a material different from a material of the control gate electrode.

Abstract translation: 提供了一种非易失性存储器件及其形成方法，通过形成具有不同结构的外围电路区域的单元区域的单元栅极和外围电路栅极来执行不同的功能。 半导体衬底（100）包括单元区域和外围电路区域。 在单元区域中形成单元栅极（WL）。 外围电路栅极（150L）形成在外围电路区域中。 电池栅极包括隧道绝缘层（120），电荷存储层（122），阻挡绝缘层（124）和控制栅电极（126p）。 外围电路栅极包括栅极绝缘层（110L），半导体层图案（112p）和含金属层图案（114p）。 含金属层图案由与控制栅电极的材料不同的材料制成。

公开(公告)号：KR100684067B1

公开(公告)日：2007-02-16

申请号：KR1020040064058

申请日：2004-08-13

Applicant: 삼성전자주식회사

Inventor： 김우석 ,  김주형

IPC: H03B5/04

CPC classification number: H03L7/0995 ,  H03K3/0322 ,  H03K5/2472 ,  H03L1/022 ,  H03L7/099

Abstract: 주파수 범위 제한기능 및 온도보상 효과를 갖는 전압제어 발진기가 개시된다. 전압제어 발진기는 바이어스 회로, 및 지연회로를 구비한다. 바이어스 회로는 온도에 비례하는 최대전류 신호와 최소전류 신호를 발생시키고, 최대값과 최소값 사이에서 입력 전압신호의 전압레벨에 비례하여 상보적으로 변화하는 바이어스 전압신호쌍을 발생시킨다. 지연회로는 바이어스 전압신호쌍에 응답하여 주파수가 변화하는 출력신호를 발생시킨다. 전압제어 발진기는 바이어스 회로에 의해 동작 주파수 대역이 제한되므로 이득을 최소화할 수 있으며, 최대 동작주파수가 제한될 수 있다. 또한, 전압제어 발진기는 PTAT 전류 발생부를 바이어스 회로 내에 구비함으로써 절대온도의 변화에 따른 전압제어 발진기 출력주파수의 변화를 보상할 수 있다.

公开(公告)号：KR1020040033406A

公开(公告)日：2004-04-28

申请号：KR1020020062482

申请日：2002-10-14

Applicant: 삼성전자주식회사

Inventor： 채수두 ,  김주형 ,  김정우 ,  채희순 ,  류원일

IPC: H01L21/8247 ,  B82Y10/00

CPC classification number: H01L21/28194 ,  B82Y10/00 ,  G11C16/0475 ,  G11C2216/06 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/42332 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/7885 ,  H01L29/7887 ,  H01L29/7888

Abstract: PURPOSE: A non-volatile SONSNOS memory is provided to be capable of improving the operation speed and capacity of the memory. CONSTITUTION: A non-volatile SONSNOS memory includes a semiconductor substrate(101). At this time, the semiconductor substrate has a source and drain electrode(105,103) spaced apart from each other, and a channel between the source and drain electrode for moving electrons. The non-volatile SONSNOS memory further includes the first and second insulating layer(111a,111b) sequentially deposited on the channel of the substrate, the first and second dielectric layer(113a,113b) formed on the first insulating layer and beneath the second insulating layer, a IV group semiconductor layer(115) between the first and second dielectric layer, and a gate electrode(107) formed on the second insulating layer for controlling the inflow of electrons from the channel.

Abstract translation: 目的：提供非易失性SONSNOS存储器，以提高存储器的操作速度和容量。 构成：非易失性SONSNOS存储器包括半导体衬底（101）。 此时，半导体衬底具有彼此间隔开的源极和漏极（105,103）以及用于移动电子的源极和漏极之间的沟道。 非易失性SONSNOS存储器还包括依次沉积在衬底的通道上的第一和第二绝缘层（111a，111b），形成在第一绝缘层上的第一和第二电介质层（113a，113b） 层，第一和第二介电层之间的IV族半导体层（115）和形成在第二绝缘层上的用于控制从沟道流入的电子的栅电极（107）。

公开(公告)号：KR1020020059475A

公开(公告)日：2002-07-13

申请号：KR1020010000853

申请日：2001-01-06

Applicant: 삼성전자주식회사

Inventor： 김주형

IPC: H03L7/08

Abstract: PURPOSE: A phase locked loop(PLL) device is provided to improve a lock time when the PLL applies to a communication system or a control system, thereby increasing the speed of the system and strengthening the competitive power of the products. CONSTITUTION: A PLL device includes a voltage control oscillation(VCO) circuit(180) with a dual slope function. The VCO circuit(180) includes a voltage-current converting circuit(190) for a first bias current and a second bias current in response to a filtered signal as an output voltage from a loop filter and a frequency inducing signal and a ring oscillator(200) for generating an output signal in response to the first bias current and the second bias current. The PLL device is capable of improving the lock time of the PLL by selecting an output frequency with a negative slope or an output frequency with a positive slope base on a situation. It is possible that the PLL device generates an output signal with dual slopes by applying the frequency inducing signal to the VCO circuit(180) together with the filtered signal at the same time.

Abstract translation: 目的：提供锁相环（PLL）装置，以便在PLL应用于通信系统或控制系统时提高锁定时间，从而提高系统的速度并加强产品的竞争力。 构成：PLL装置包括具有双斜率功能的电压控制振荡（VCO）电路（180）。 VCO电路（180）包括响应于滤波信号作为来自环路滤波器和频率感应信号的输出电压的第一偏置电流的电压 - 电流转换电路（190）和环形振荡器（ 200），用于响应于第一偏置电流和第二偏置电流产生输出信号。 PLL器件能够通过根据情况选择具有正斜率的输出频率或具有正斜率的输出频率来改善PLL的锁定时间。 通过将频率感应信号与滤波信号同时施加到VCO电路（180），PLL器件可能产生具有双斜率的输出信号。

公开(公告)号：KR102003526B1

公开(公告)日：2019-07-25

申请号：KR1020120084086

申请日：2012-07-31

Applicant: 삼성전자주식회사

Inventor： 장병현 ,  김주형 ,  이운경 ,  이재구 ,  김재호 ,  양준규 ,  남필욱 ,  안재영 ,  황기현

IPC: H01L27/115 ,  H01L21/8247

公开(公告)号：KR101953113B1

公开(公告)日：2019-03-05

申请号：KR1020120056131

申请日：2012-05-25

Applicant: 삼성전자주식회사

Inventor： 서기홍 ,  김주형 ,  노경식

IPC: B25J5/00 ,  B25J11/00 ,  B25J19/02 ,  B25J9/16

公开(公告)号：KR3007599480000S

公开(公告)日：2017-09-04

申请号：KR3020130060837

申请日：2013-12-03

Applicant: 삼성전자주식회사

Designer： 김주형 ,  박진영 ,  진병욱

公开(公告)号：KR3007599460000S

公开(公告)日：2017-09-04

申请号：KR3020130060835

申请日：2013-12-03

Applicant: 삼성전자주식회사

Designer： 김주형 ,  고현선 ,  진병욱

公开(公告)号：KR101772972B1

公开(公告)日：2017-09-01

申请号：KR1020100132595

申请日：2010-12-22

Applicant: 삼성전자주식회사

Inventor： 박재호 ,  노경식 ,  권웅 ,  김주형 ,  이주석

IPC: B25J9/16 ,  B25J9/00 ,  B62D57/032

CPC classification number: B62D57/032 ,  B25J9/162 ,  B25J9/1664 ,  G05B2219/40244

Abstract: 보행로봇및 그제어방법을개시한다. 보행로봇의제어방법은, 제 1 다리가스윙상태이고제 2 다리가지지상태일때 제 1 다리에가해지는지면반발력이제 1 설정값을초과하면제 2 다리를토-오프상태로천이시키고; 제 2 다리가토-오프상태일때 제 2 다리에가해지는지면반발력이제 2 설정값 미만이면제 2 다리를스윙상태로천이시키고제 1 다리를지지상태로천이시키며; 스윙상태와지지상태, 토-오프상태사이의천이를반복하여보행한다. 이를통해보다안정적이고자연스러운보행이가능하도록한다.

Abstract translation: 公开了一种步行机器人及其控制方法。 行走机器人的控制方法，所述第一支腿是摆动的状态，并且当所述第二腿部超过地面反作用力时具有的状态现在成为第一设定值到所述第一腿向所述第二腿土壤并转换到关闭状态; 当sikimyeo地面反作用力的过渡现在变为下第二设定值，以在摆动状态的第二腿，并过渡到在支撑状态的第一支脚，第二支脚免除第二腿部加藤断开状态; 因此重复执行摆动状态，支撑状态和脚趾脱离状态之间的转换。 这使得更稳定和自然的行走。

公开(公告)号：KR101732901B1

公开(公告)日：2017-05-08

申请号：KR1020100097064

申请日：2010-10-05

Applicant: 삼성전자주식회사

Inventor： 곽호성 ,  노경식 ,  권웅 ,  이민형 ,  김주형

IPC: B25J13/08 ,  B25J9/16 ,  B62D57/032

CPC classification number: B62D57/032 ,  Y10S901/01

Abstract: 보행서보제어방식을안정적으로전환할수 있는보행로봇및 그제어방법을개시한다. 보행로봇은관절의각도와토크를측정하는센서부와, 관절의각도와토크에따라 ZMP(Zero Moment Point) 제어모드와 FSM(Finite State Machine) 제어모드에서인가되는전압을계산하여각 관절모터를구동하고, FSM 제어모드에서 ZMP 제어모드로전환시 FSM 제어모드의마지막목표관절각도를저장하며, ZMP 제어모드에서 FSM 제어모드로전환시 FSM 제어모드의마지막목표관절각도를 FSM 제어모드의목표관절각도에대입하여 FSM 제어모드에따른동작을수행하는제어부를포함하므로, 관절의쳐짐없이안정적으로보행서보제어방식을전환할수 있다.