-
公开(公告)号：KR100713506B1
公开(公告)日：2007-04-30
申请号：KR1020050060456
申请日：2005-07-05
Applicant: 삼성전자주식회사
IPC: H04L27/26
CPC classification number: H04L27/2607 , H04L5/023 , H04L27/2634
Abstract: 본 발명은 직교 주파수 분할 다중 접속(OFDMA: Orthogonal Frequency Division Multiple Access) 방식을 사용하는 광대역 무선 접속(BWA: Broadband Wireless Access) 통신 시스템에서 시간 윈도윙(windowing) 처리를 하여 신호를 송신하는 방법 및 장치에 관한 것이다. 이를 위해 본 발명은, 통신 시스템에서 신호를 송신하는 방법에 있어서, 보호 구간 및 상기 보호 구간과 연속되는 유효 심볼 구간을 포함하는 현재 심볼의 이전 심볼에 포함된 제1구간의 신호를 상기 이전 심볼 구간의 신호로 저장하는 과정과, 상기 이전 심볼과 연속되는 상기 현재 심볼에 포함된 제2구간의 신호에 상기 저장된 제1구간의 신호를 중첩하여 상기 현재 심볼의 윈도윙 처리를 하고, 상기 윈도윙 처리된 신호를 송신하는 과정을 포함한다.
광대역 무선 통신 시스템, 직교 주파수 분할 다중(OFDM: Orthogonal Frequency Division Multiplexing), 윈도윙, 에러 벡터 크기(Error Vector Magnitude: EVM).-
62.发明授权플로팅된 드레인측 보조 게이트를 갖는 고전압 모스트랜지스터를 구비하는 비휘발성 메모리 소자들 및 그제조방법들 失效包括具有浮置漏极侧辅助栅极的高压MOS晶体管的非易失性存储器件及其制造方法
公开(公告)号：KR100702029B1
公开(公告)日：2007-03-30
申请号：KR1020050088335
申请日：2005-09-22
Applicant: 삼성전자주식회사
IPC: H01L29/78
CPC classification number: H01L29/7887 , H01L27/105 , H01L27/115 , H01L27/11526 , H01L27/11529
Abstract: 플로팅된 드레인측 보조 게이트를 갖는 고전압 모스 트랜지스터들이 제공된다. 상기 고전압 모스 트랜지스터들은 반도체 기판 내에 제공된 소오스 영역 및 드레인 영역을 구비한다. 상기 드레인 영역 및 상기 소오스 영역 사이의 상기 반도체 기판 상부에 메인 게이트 전극이 배치된다. 상기 메인 게이트 전극 및 상기 드레인 영역 사이의 상기 반도체 기판 상부에 차례로 적층된 하부 드레인측 보조 게이트 및 상부 드레인측 보조 게이트가 제공된다. 상기 하부 드레인측 보조 게이트는 상기 반도체 기판, 상기 메인 게이트 전극 및 상기 상부 드레인측 보조 게이트로부터 전기적으로 절연된다. 상기 메인 게이트 전극 및 상기 하부 드레인측 보조 게이트 사이의 갭 영역 하부의 상기 반도체 기판 내에 드레인측 보조 불순물 영역이 제공된다. 상기 드레인측 보조 불순물 영역은 상기 드레인 영역과 동일한 도전형을 갖는다. 상기 고전압 모스 트랜지스터를 제조하는 방법들 역시 제공된다.
-
公开(公告)号：KR100598108B1
公开(公告)日：2006-07-07
申请号：KR1020040076496
申请日：2004-09-23
Applicant: 삼성전자주식회사
IPC: H01L27/115
CPC classification number: H01L27/11521 , H01L27/115 , H01L29/42336 , H01L29/7883
Abstract: 측벽 트랜지스터를 가지는 비휘발성 메모리 소자 및 그 제조방법을 제공한다. 이 소자는, 기판에 활성영역을 한정하는 트렌치 내에 형성된 소자분리막과, 상기 활성영역 상에 터널절연막을 개재하여 형성된 부유게이트와, 상기 부유게이트에 인접하여 상기 트랜치 내에 형성된 매몰 부유게이트(buried floating gate)를 포함한다. 상기 매몰 부유게이트 및 상기 트렌치 측벽 사이에 매몰 게이트 절연막이 개재되어 있고, 제어게이트 전극이 상기 부유게이트 및 상기 매몰 부유게이트의 상부를 가로지른다. 상기 제어게이트 전극과 상기 부유게이트 및 상기 매몰 부유게이트 사이에 게이트 층간유전막(inter-gate dielectric)이 개재되어 있다. 이 소자는 기입동작에서 선택 메모리 셀의 채널 가장자리의 전계를 강화시켜 FN터널링의 효율을 높일 수 있고, 비선택 메모리 셀의 채널 전압을 높여주어 비선택 메모리 셀의 오기입을 억제할 수 있다. 또한, 읽기 동작에서 측벽 트랜지스터가 턴-온되어 셀 전류를 증가시킬 수 있다.
Abstract translation: 提供了一种具有侧壁晶体管的非易失性存储器件及其制造方法。 的装置中，形成在限定有源区中的衬底膜和并经由隧道绝缘膜，掩埋浮置栅极形成在所述有源区中的浮置栅极的沟槽元件（形成在浮置栅极相邻的沟槽掩埋浮置栅 ）一个。 掩埋栅极和插入在掩埋浮动栅极和沟槽侧壁之间的沟槽侧壁，以及跨越浮置栅极和掩埋浮置栅极的控制栅极电极。 在控制栅极电极和浮动栅极以及浮动浮动栅极之间插入栅极间电介质。 该装置可提高在写操作中有可能提高FN隧穿的效率所选择的存储单元的沟道边缘上的电场，给定的增加未选择的存储单元的沟道电压抑制其磨损的非选择的存储单元的到来。 而且，在读取操作中，侧壁晶体管可以导通以增加单元电流。
-
-
公开(公告)号：KR1020050105554A
公开(公告)日：2005-11-04
申请号：KR1020040030567
申请日：2004-04-30
Applicant: 삼성전자주식회사
IPC: H04J11/00
CPC classification number: H04L25/0232 , H04L27/265 , H04L27/2695
Abstract: 본 발명에 따르면, 현재 슬롯의 데이터 심볼들 중에 현재 슬롯의 파일럿 심볼 이전에 위치하는 데이터 심볼에 관한 채널 특성값은 이전 슬롯의 파일럿 심볼의 채널 특성값과 현재 슬롯의 파일럿 심볼의 채널 특성값을 사용한 시간축 상의 보간에 의해 추정하고, 현재 슬롯의 데이터 심볼들 중에 현재 슬롯의 파일럿 심볼 이후에 위치하는 데이터 심볼에 관한 채널 특성값은 이전 슬롯의 파일럿 심볼의 채널 특성값과 현재 슬롯의 파일럿 심볼의 채널 특성값을 사용한 시간축 상의 외삽에 의해 추정한다. 이처럼 2개의 파일럿 심볼만을 사용하여 채널 추정을 함에 따라 채널 추정에 따른 성능의 저하를 최소화하면서도 채널 추정에 소요되는 버퍼 크기와 레이턴시를 줄일 수 있게 된다.
-
Patent Agency Ranking
公开(公告)号：KR1020000001938A
公开(公告)日：2000-01-15
申请号：KR1019980022425
申请日：1998-06-15
Applicant: 삼성전자주식회사
Inventor： 박민철
IPC: H01L21/76
Abstract: PURPOSE: A boundary metallic film forming method of a semiconductor device is provided to improve the productivity and the reliability by minimizing the leakage possibly generated when forming a metallic film. CONSTITUTION: The boundary metallic film forming method comprises the steps of: forming a Ti film on a semiconductor substrate by loading the formed semiconductor substrate into the working chamber; supplying the purifying gas into the working chamber; pumping the purifying gas to out gas the supplied purifying gas; and unloading the semiconductor substrate after forming the TiN film on the Ti film.
Abstract translation: 目的：提供一种半导体器件的边界金属成膜方法，通过最小化形成金属膜时可能产生的漏电来提高生产率和可靠性。 构成：边界金属成膜方法包括以下步骤：通过将形成的半导体衬底加载到工作室中，在半导体衬底上形成Ti膜; 将净化气体供给到工作室中; 泵送净化气体供气净化气体; 并且在Ti膜上形成TiN膜之后卸载半导体衬底。
-
-
公开(公告)号：KR1019970055367A
公开(公告)日：1997-07-31
申请号：KR1019950059502
申请日：1995-12-27
Applicant: 삼성전자주식회사
IPC: H03K3/00
Abstract: 반도체장치의 프리차지 신호 발생기가 포함되어 있다. 본 발명은 제1버퍼단이 비트라인 프리차지 신호의 라이징(Rising)을 워드라인 프리차지 신호의 라이징보다 더 빨리 해줌으로써 스큐를 방지하고, 또한 제2버퍼단이 비트라인 프리차지 신호의 폴링(Falling)을 워드라인 프리차지 신호의 폴링보다 더 늦게 해줌으로써 스큐를 방지할 수 있는 장점이 있다.
따라서 메모리셀 부분에서의 DC 전류 패쓰를 방지함으로써 불필요한 전류소모를 없앨 수 있다.-
公开(公告)号：KR1019970012127A
公开(公告)日：1997-03-29
申请号：KR1019950027275
申请日：1995-08-29
Applicant: 삼성전자주식회사
Inventor： 박민철
IPC: G06F7/52
Abstract: 본 발명은 적어도 4개 이상의 피승수 비트를 코드화 하는 인코딩과정과, 상기 인코딩과정에서 코드화된 복수개의 피승수를 승수에 곱하여 승산 또는 승산 과정으로 이루어져 가산 및 시프트 동작 횟수를 줄어 승산속도를 향상 시키므로 프로세서의 처리 속도를 빠르게 할 수 있는 곱셈기의 승산 방법에 관한 것이다.
-
-
-
-
-
-
-
-
-
Search Results
72
records
(took 0.021 seconds)
