公开(公告)号：KR100517555B1

公开(公告)日：2005-09-28

申请号：KR1020030000072

申请日：2003-01-02

Applicant: 삼성전자주식회사

Inventor： 최정민 ,  하태홍

IPC: H01L21/24

CPC classification number: H01L21/823443 ,  H01L21/76224 ,  H01L21/823418 ,  H01L21/823481 ,  H01L29/665 ,  H01L29/6656

Abstract: 살리사이드층을 포함하는 반도체 소자 및 그 제조방법을 제공한다. 이 소자는 반도체 기판에 형성되어 활성영역을 한정하는 소자분리막과, 활성영역 상에 형성된 게이트 패턴과, 게이트 패턴 양측의 활성영역 내에 형성된 소오스/드레인 영역을 포함한다. 게이트 패턴의 측벽에 측벽 스페이서가 형성되고, 소자분리막 상부와 소자분리막에 인접한 활성영역의 일부분 상에 블로킹절연막이 형성된다. 블로킹절연막과 측벽스페이서 사이의 소오스/드레인영역에 실리사이드층이 형성된다. 이 소자의 제조방법은 반도체 기판에 소자분리막을 형성하여 활성영역을 한정하고, 활성영역 상에 게이트 패턴을 형성하고, 게이트 패턴 양측의 활성영역 내에 불순물을 주입하는 것을 포함한다. 반도체 기판 전면에 스페이서 절연막을 형성한다. 스페이서 절연막은 소자분리막으로부터 게이트 패턴으로 향할수록 두께가 얇아지는 영역을 갖도록 형성한다.

公开(公告)号：KR100505035B1

公开(公告)日：2005-07-29

申请号：KR1020030080901

申请日：2003-11-17

Applicant: 삼성전자주식회사

Inventor： 이태원 ,  최정민 ,  배도인

IPC: H01L21/306

CPC classification number: H01L21/6833

Abstract: 반도체 장치의 제조 공정에서, 기판을 지지하기 위한 정전척은, 알루미늄 본체와 정전기력을 발생시키기 위한 내부 전극과 유전체층을 포함한다. 상기 본체는 상기 기판의 온도를 조절하기 위한 냉각 가스를 상기 기판의 이면으로 공급하기 위한 제1홀을 갖는다. 세라믹 블록은 상기 제1홀에 억지 끼움 방식으로 삽입되며 상기 제1홀과 연통되는 제2홀을 갖는다. 상기 유전체층을 관통하여 형성되는 제3홀은 상기 제1홀 및 제2홀과 연결된다. 상기 냉각 가스는 상기 제1 내지 제3홀을 통해 상기 기판의 이면으로 공급된다. 상기 제1홀은 상기 세라믹 블록에 의해 커버되므로 상기 제1홀의 내부에서의 아킹 또는 글로우 방전의 발생이 억제된다.

公开(公告)号：KR1020050047148A

公开(公告)日：2005-05-20

申请号：KR1020030080901

申请日：2003-11-17

Applicant: 삼성전자주식회사

Inventor： 이태원 ,  최정민 ,  배도인

IPC: H01L21/306

CPC classification number: H01L21/6833

Abstract: 반도체 장치의 제조 공정에서, 기판을 지지하기 위한 정전척은, 알루미늄 본체와 정전기력을 발생시키기 위한 내부 전극과 유전체층을 포함한다. 상기 본체는 상기 기판의 온도를 조절하기 위한 냉각 가스를 상기 기판의 이면으로 공급하기 위한 제1홀을 갖는다. 세라믹 블록은 상기 제1홀에 억지 끼움 방식으로 삽입되며 상기 제1홀과 연통되는 제2홀을 갖는다. 상기 유전체층을 관통하여 형성되는 제3홀은 상기 제1홀 및 제2홀과 연결된다. 상기 냉각 가스는 상기 제1 내지 제3홀을 통해 상기 기판의 이면으로 공급된다. 상기 제1홀은 상기 세라믹 블록에 의해 커버되므로 상기 제1홀의 내부에서의 아킹 또는 글로우 방전의 발생이 억제된다.

公开(公告)号：KR100459731B1

公开(公告)日：2004-12-03

申请号：KR1020020076695

申请日：2002-12-04

Applicant: 삼성전자주식회사

Inventor： 이종배 ,  유문현 ,  김교선 ,  최정민

IPC: G06F17/50

CPC classification number: G06F17/505 ,  G06F17/5068

Abstract: Operations for generating an integrated circuit netlist include generating a first schematic of an integrated circuit having a plurality of cells therein and generating a second schematic that defines pre-layout electrical interconnects between the plurality of cells of the integrated circuit and approximates parasitic resistances and parasitic capacitances of the pre-layout interconnects. The first and second schematics are then combined at corresponding first and second ports within the first and second schematics, respectively. Operations also include generating an integrated circuit netlist by generating a circuit schematic that defines post-layout electrical interconnects between the plurality of cells of the integrated circuit and approximates parasitic resistances and parasitic capacitances of the post-layout interconnects. This circuit schematic is then combined with the first schematic at corresponding first and second ports therein. These embodiments may also be configured to generate a layout schematic from the first schematic of the integrated circuit and generate parasitic resistances and capacitances of the post-layout interconnects that extend between a plurality of cells in the layout schematic. Operations are then performed to generate parasitic resistances and capacitances of interconnects internal to at least one cell in the layout schematic.

Abstract translation: 用于生成集成电路网表的操作包括生成其中具有多个单元的集成电路的第一示意图并且生成定义集成电路的多个单元之间的布局之前的电互连并且近似寄生电阻和寄生电容的第二示意图 的布局前互连。 第一和第二示意图然后分别在第一和第二示意图内的对应的第一和第二端口处组合。 操作还包括通过生成定义集成电路的多个单元之间的布局后电互连并且接近布局后互连的寄生电阻和寄生电容的电路示意图来生成集成电路网表。 该电路示意图然后与其中的第一和第二端口处的第一示意图结合。 这些实施例还可以被配置为从集成电路的第一示意图生成布局示意图并且生成在布局示意图中的多个单元之间延伸的布局后互连的寄生电阻和电容。 然后执行操作以在布局示意图中的至少一个单元内部产生互连的寄生电阻和电容。

公开(公告)号：KR1020040009894A

公开(公告)日：2004-01-31

申请号：KR1020020044264

申请日：2002-07-26

Applicant: 삼성전자주식회사

Inventor： 최정민 ,  이동호

IPC: G02F1/1347

CPC classification number: G02B6/0063 ,  G02B5/3083 ,  G02B6/0043 ,  G02B6/0061 ,  G02F1/133605 ,  G02F1/133615 ,  G02F2001/133342 ,  G02F2001/133507

Abstract: PURPOSE: A liquid crystal display is provided to continuously transmit light through a semi-transmissive film, thereby improving the transmissivity and increasing optical efficiency. CONSTITUTION: A first display unit(100) includes a first liquid crystal panel(150) formed of a first liquid crystal layer(130) formed between a first substrate(110) and a second substrate(120). The first display unit has a semi-transmissive film(180) formed of a first layer and a second layer having different refraction rates and accumulated alternately to reflect a part of a ray of light incident while transmitting the rest of the ray of light incident. A second display unit(200) includes a second liquid crystal panel(250) formed of a second liquid crystal layer(230) formed between a third substrate(210) and a fourth substrate(220). A back light(300) is arranged between the first display unit and the second display unit for dividing the first light to be provided to the first display unit and the second display unit. The light supply units controls the intensity of radiation of the light supplied to the first display unit and the second display unit to control a brightness ratio between the first display unit and the second display unit.

Abstract translation: 目的：提供一种液晶显示器，通过半透膜连续传输光，从而提高透光率，提高光效。 构成：第一显示单元（100）包括由形成在第一基板（110）和第二基板（120）之间的第一液晶层（130）形成的第一液晶面板（150）。 第一显示单元具有由第一层和具有不同折射率的第二层形成的半透射膜（180），并交替累积以反射入射的一部分光线，同时传输其余的光线入射。 第二显示单元（200）包括由形成在第三基板（210）和第四基板（220）之间的第二液晶层（230）形成的第二液晶面板（250）。 背光（300）布置在第一显示单元和第二显示单元之间，用于将要提供给第一显示单元和第二显示单元的第一光分割。 供光单元控制提供给第一显示单元和第二显示单元的光的辐射强度，以控制第一显示单元和第二显示单元之间的亮度比。

公开(公告)号：KR1020020089730A

公开(公告)日：2002-11-30

申请号：KR1020010028555

申请日：2001-05-24

Applicant: 삼성전자주식회사

Inventor： 김남헌 ,  최정민

IPC: H01L21/302

Abstract: PURPOSE: A wafer cooling system of etch apparatus is provided to prevent a remaining helium gas in a helium gas supply line from being exposed to the remaining plasma of a helium gas process chamber after an etch process is finished. CONSTITUTION: An electrostatic chuck(110) is installed in the inside of the chamber(100). The wafer(W) is loaded on the electrostatic chuck(110). The first hole is formed at a center of the electrostatic chuck(110). The second hole is formed at a peripheral part of the electrostatic chuck(110). The electrostatic chuck(110) has a predetermined pattern in order to etch selectively a surface of the wafer by plasma. The first helium supply line(120a) is connected with the hole formed at the center of the electrostatic chuck(110). The second helium supply line(120b) is connected with the hole formed at the peripheral part of the electrostatic chuck(110). The first and the second automatic valve(130a,130b) are installed at the first and the second helium supply line(120a,12b). A helium gas exhaust line(180) is connected with the chamber(100). The first throttle valve(190) is installed at the helium gas line(170). A manual throttle valve(200) is installed between the first throttle valve(190) and the helium gas storage container(150).

Abstract translation: 目的：提供蚀刻设备的晶片冷却系统，以防止氦气供应管线中的剩余氦气在蚀刻过程完成后暴露于氦气处理室的剩余等离子体。 构成：静电卡盘（110）安装在腔室（100）的内部。 晶片（W）被装载在静电卡盘（110）上。 第一孔形成在静电卡盘（110）的中心。 第二孔形成在静电卡盘（110）的周边部分。 静电卡盘（110）具有预定图案，以通过等离子体选择性地蚀刻晶片的表面。 第一氦气供应管线（120a）与形成在静电吸盘（110）的中心处的孔连接。 第二氦气供给管线（120b）与形成在静电吸盘（110）的周边部分的孔连接。 第一和第二自动阀（130a，130b）安装在第一和第二氦气供应管线（120a，12b）处。 氦气排气管（180）与室（100）连接。 第一节流阀（190）安装在氦气管线（170）上。 手动节流阀（200）安装在第一节流阀（190）和氦气储存容器（150）之间。

公开(公告)号：KR1020020043954A

公开(公告)日：2002-06-12

申请号：KR1020000073428

申请日：2000-12-05

Applicant: 삼성전자주식회사

Inventor： 박수관 ,  최정민

IPC: H01L21/3065

Abstract: PURPOSE: A dry etcher for fabricating a semiconductor device is provided to minimize a process defect that the lower surface of a contact is not located in a precise position because of an abnormal vertical profile of the contact, by forming the contact having an excellent vertical profile while improving uniformity in dry-etching a wafer. CONSTITUTION: An etch process is performed in a chamber. An anode is installed in the upper portion of the chamber. Power for generating plasma to perform the etch process is supplied to the anode. A cathode(34) is installed in the lower portion of the chamber, facing the anode. Power for generating plasma to perform the etch process is supplied to the cathode. A wafer chuck(36) on which a wafer is placed is installed on the cathode. The diameter of the wafer chuck is smaller than that of the wafer. A shadow ring(38) is so formed that the lower surface of the edge of the wafer placed on the wafer chuck is supported at the side surface of the wafer chuck. A protrusion is formed near the side surface of the wafer.

Abstract translation: 目的：提供用于制造半导体器件的干蚀刻机，以通过形成具有优异垂直剖面的接触来最小化接触的下表面由于接触的异常垂直轮廓而不位于精确位置的过程缺陷 同时提高干蚀刻晶片的均匀性。 构成：在腔室中进行蚀刻处理。 阳极安装在腔室的上部。 用于产生等离子体以进行蚀刻处理的功率被提供给阳极。 阴极（34）安装在室的下部，面向阳极。 用于产生等离子体以进行蚀刻处理的功率被提供给阴极。 其上放置晶片的晶片卡盘（36）安装在阴极上。 晶片卡盘的直径小于晶片的直径。 阴影环（38）被形成为使得放置在晶片卡盘上的晶片的边缘的下表面被支撑在晶片卡盘的侧表面。 在晶片的侧表面附近形成突起。