-
公开(公告)号：KR1019980040643A
公开(公告)日：1998-08-17
申请号：KR1019960059867
申请日：1996-11-29
Applicant: 삼성전자주식회사
IPC: H01L21/265
Abstract: 반도체 장치의 이온 주입 방법에 관하여 개시한다. 본 발명에서는 게이트 전극이 형성된 반도체 기판상에 상기 게이트 전극을 이온 주입 마스크로 하여 소정의 불순물을 이온 주입하여 LDD(Lightly Doped Drain) 영역을 형성하는 단계와, 상기 게이트 전극의 측벽에 절연 물질로 이루어지는 스페이서를 형성하는 단계와, 상기 결과물 전면에 이온 주입하고자 하는 불순물을 함유하는 물질을 증착하여 스크린층을 형성하는 단계와, 상기 게이트 전극 및 스페이서를 이온 주입 마스크로 하여 소정의 불순물을 이온 주입하여 고농도 불순물 영역을 형성하는 단계와, 상기 결과물을 열처리하는 단계를 포함한다. 본 발명에 의하면, 접합 영역 형성을 위하여 이온 주입 공정을 행할 때 접합 영역의 깊이를 조절하는 것이 가능하고 이온 주입에 따른 데미지를 줄일 수 있다.
-
公开(公告)号：KR1019980040630A
公开(公告)日：1998-08-17
申请号：KR1019960059854
申请日：1996-11-29
Applicant: 삼성전자주식회사
IPC: H01L21/335
Abstract: 본 발명은 제1 도전형의 반도체 기판 상에 게이트 절연막 및 게이트 전극을 형성하는 단계와, 상기 게이트 전극의 양측벽 및 기판 상에 제1 절연막을 형성하는 단계와, 상기 제1 절연막이 형성된 기판의 전면에 제2 절연막을 형성하는 단계와, 상기 제1 절연막 및 제2 절연막을 이방성 식각하여 상기 게이트 전극의 양측벽에 각각 제1 절연막 스페이서 및 제2 절연막 스페이서를 형성하는 단계와, 상기 제2 절연막 스페이서를 습식식각으로 제거하는 단계와, 상기 제1 절연막 스페이서를 마스크로 기판의 전면에 제2 도전형의 불순물을 고농도로 이온주입하여 제2 도전형의 제1 불순물 영역과 이보다 고농도의 제2 불순물 영역을 형성하는 단계를 포함한다. 본 발명에 의하면 간단한 공정으로 LDD구조의 트랜지스터를 제조할 수 있다.
-
-
-
公开(公告)号：KR1019970053552A
公开(公告)日：1997-07-31
申请号：KR1019950062168
申请日：1995-12-28
Applicant: 삼성전자주식회사
IPC: H01L21/768
Abstract: 본 발명은 금속배선막 형성방법에 관한 것으로, 장벽금속으로서 텅스텐 질화박막을 사용하는 금속배선막 형성방법에 있어서 텅스텐 질화박막의 형성을 위한 반응가스 중에서 질소 공급원으로 (CH
3 )HNNH
2 혹은 (CH
3 )
3 CH
2 N 가스를 사용하는 것을 특징으로 한다. 따라서 본 발명은 500℃ 이하의 증착온도에서도 F원자가 적게 함유된 우수한 텅스텐 질화박막을 얻을 수 있었다.-
Patent Agency Ranking
公开(公告)号：KR1019970018229A
公开(公告)日：1997-04-30
申请号：KR1019950031042
申请日：1995-09-21
Applicant: 삼성전자주식회사
IPC: H01L21/32
Abstract: 본 발명은 반도체 장치의 금속 폴리사이드 게이트 형성 방법에 관한 것으로서, 절연막을 반도체 기판의 전면에 도포한 후 게이트가 형성될 부분을 식각하여 골을 만들고 게이트 산화막을 형성시키는 단계, 상기 골에 다결정 실리콘을 채우고 나서, 다결정 실리콘을 식각하여 게이트 주변의 산화물과 게이트 다결정 실리콘의 높이를 맞추는 단계; 다결정 실리콘만을 식각하여 일정 두께만 남기는 단계; 금속을 전면에 도포하여 게이트골의 다결정 실리콘 윗부분을 채울 수 있도록 연마하는 단계; 상기 금속을 티타늄 실리사이드로 형성시킨 후, 다결정 실리콘과 티타늄 실리사이드로 구성된 금속 폴리사이드를 만든 단계; 및 절연막을 금속 폴리사이드와의 선택적 식각하여 메탈 폴리사이드 게이트만을 남기는 단계를 포함함을 특징으로 한다.
본 발명에 의하면 티타늄 실리사이드 게이트의 에칭시의 어려움을 해소하고, 0.2㎛ 수준의 게이트 폭을 갖는 구조에서도 안정된 티타늄 폴리사이드 게이트 전극을 형성할 수 있다.-
公开(公告)号：KR1019940005289B1
公开(公告)日：1994-06-15
申请号：KR1019910015377
申请日：1991-09-03
Applicant: 삼성전자주식회사
IPC: H01L21/465
Abstract: The method for depositing a dielectric layer of capacitor of semiconductor memory device wherein a unit process consists of a first process, in which a dielectric layer is deposited to a first thickness, and a second process in which performing ozone heat treatment to the dielectric layer to supply oxygen into the dielectric layer is carried out repeatedly until a thickness of second layer is to be a predetermined second thickness, is disclosed, preventing leakage current and forming stable metal oxide.
Abstract translation: 一种用于沉积半导体存储器件的电容器的电介质层的方法，其中单元工艺由其中介电层沉积到第一厚度的第一工艺和对电介质层进行臭氧热处理的第二工艺 公开了向介电层供给氧，直到第二层的厚度为预定的第二厚度，以防止漏电流并形成稳定的金属氧化物。
-
-
公开(公告)号：KR1019930011541B1
公开(公告)日：1993-12-10
申请号：KR1019910013221
申请日：1991-07-31
Applicant: 삼성전자주식회사
IPC: H01L21/31
Abstract: The semiconductor device is reflowed by forming an insulating film (12) on a substrate (10) and forming 1st metal wiring films (15,15') of Al system alloy, Mo or W on the film (12); forming insulating interlayer (13) of silicon oxide or nitride film; forming a reflowing material (19) of SOG or photoresist, etch-backing to expose the upper part of metal wiring films (15,15') and repeat the same process as above at least twice to form a metal wiring film of any desired thickness on the exposed 1st metal wiring film.
Abstract translation: 通过在基板（10）上形成绝缘膜（12）并在膜（12）上形成Al系合金，Mo或W的第一金属布线膜（15,15'）来回流半导体器件; 形成氧化硅或氮化物膜的绝缘中间层（13）; 形成SOG或光致抗蚀剂的回流材料（19），蚀刻背衬以暴露金属布线膜（15,15'）的上部并重复与上述相同的工艺至少两次以形成任何所需厚度的金属布线膜 在暴露的第一金属布线膜上。
-
-
-
-
-
-
-
-
-
Search Results
89
records
(took 0.021 seconds)
