-
公开(公告)号：KR101872957B1
公开(公告)日：2018-07-02
申请号：KR1020120000052
申请日：2012-01-02
Applicant: 삼성전자주식회사
IPC: H01L27/14
CPC classification number: G02B6/13 , G02B6/122 , G02B6/124 , G02B6/131 , G02B6/132 , G02B2006/12061 , G02B2006/121 , G02B2006/12107 , G02B2006/12147 , G02F1/025 , G02F1/035 , H01L29/66477
Abstract: 반도체장치는단결정기판, 전기적반도체소자, 및광학소자를구비한다. 상기전기적반도체소자는상기단결정기판상에배치되며, 결정방향 을따라연장되는게이트전극과상기게이트전극이연장되는방향에수직한방향을따라상기게이트전극전후에배치된소스영역및 드레인영역을포함한다. 상기광학소자는상기단결정기판상에배치되며, 결정방향 을따라연장되는광도파로를포함한다.
-
公开(公告)号：KR1020090022170A
公开(公告)日：2009-03-04
申请号：KR1020070087290
申请日：2007-08-29
Applicant: 삼성전자주식회사
IPC: H01L21/316 , H01L21/8247 , H01L27/115 , B82Y40/00
CPC classification number: H01L21/28282 , H01L21/02178 , H01L21/02263 , H01L21/02356 , H01L21/02362 , H01L21/31604 , H01L21/3162 , H01L21/28141
Abstract: A method for forming aluminum oxide layer and a method for manufacturing a charge trap memory device using the same are provided to prevent a defect like the warpage of the substrate by reducing a temperature for forming the aluminum oxide layer by using an auxiliary layer. An amorphous aluminum oxide layer(12a) is formed in a lower layer(10). A crystalline sacrificial layer is formed on the amorphous aluminum oxide layer. The amorphous aluminum oxide layer is crystallized. The lower layer is made of the charge storage material. The amorphous chromium oxide layer forms a chromium oxide layer(14) having an alpha crystal structure by the first thermal processing. The charge storage material is the silicon nitride. The amorphous auxiliary layer is formed on the amorphous aluminum oxide layer. The densification process for the amorphous aluminum oxide layer is performed before the crystalline auxiliary layer is formed.
Abstract translation: 提供一种形成氧化铝层的方法以及使用该氧化铝层的电荷阱存储装置的制造方法，通过使用辅助层降低形成氧化铝层的温度来防止像基板的翘曲那样的缺陷。 在下层（10）中形成无定形氧化铝层（12a）。 在非晶态氧化铝层上形成晶体牺牲层。 无定形氧化铝层结晶。 下层由电荷存储材料制成。 无定形氧化铬层通过第一次热处理形成具有α晶体结构的氧化铬层（14）。 电荷存储材料是氮化硅。 无定形辅助层形成在无定形氧化铝层上。 无定形氧化铝层的致密化处理在形成结晶性辅助层之前进行。
-
公开(公告)号：KR1020080072461A
公开(公告)日：2008-08-06
申请号：KR1020070011269
申请日：2007-02-02
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247 , B82Y10/00
CPC classification number: H01L29/7881 , H01L29/513 , H01L29/792 , B82Y10/00 , H01L21/28282
Abstract: A charge trap type memory device is provided to improve programming and erasing characteristics of the memory device by increasing a dielectric constant and a band gap of the memory device. A charge trap type memory device includes a tunnel insulation film(21), a charge trap layer(23), and a blocking insulation film(25). The tunnel insulation film is formed on a substrate. The charge trap layer is formed on the tunnel insulation film. The blocking insulation film is formed on the charge trap layer and made of material containing lanthanide elements. The blocking insulation film is made of material containing lanthanide elements and aluminum. A concentration of the lanthanide element is higher than that of the aluminum.
Abstract translation: 提供电荷陷阱型存储装置，通过增加存储器件的介电常数和带隙来改善存储器件的编程和擦除特性。 电荷阱型存储器件包括隧道绝缘膜（21），电荷俘获层（23）和阻挡绝缘膜（25）。 隧道绝缘膜形成在基板上。 电荷陷阱层形成在隧道绝缘膜上。 阻挡绝缘膜形成在电荷陷阱层上，由含有镧系元素的材料制成。 阻挡绝缘膜由含有镧系元素和铝的材料制成。 镧系元素的浓度高于铝。
-
公开(公告)号：KR100846507B1
公开(公告)日：2008-07-17
申请号：KR1020060132039
申请日：2006-12-21
Applicant: 삼성전자주식회사
IPC: H01L27/115 , B82Y10/00
CPC classification number: H01L29/42332 , Y10T428/259
Abstract: 알루미늄이 도핑된 전하트랩층을 구비한 비휘발성 메모리 소자 및 그 제조방법이 개시된다. 개시된 비휘발성 메모리 소자는: 표면에 이격된 소스영역 및 드레인영역이 형성된 기판; 상기 기판 상에서, 상기 소스 및 드레인과 접촉되게 형성된 터널막; 상기 터널막 상에서 전하를 트랩하는 실리콘 나노도트들과 상기 나노도트들을 덮는 실리콘 산화물층을 구비하는 전하트랩층; 상기 전하트랩층 상에 형성된 블로킹막; 및 상기 블로킹막 상에 형성된 게이트전극;을 구비하며, 상기 전하트랩층은 Al 이 도핑된 것을 특징으로 한다.
-
公开(公告)号：KR100677156B1
公开(公告)日：2007-02-02
申请号：KR1020040103085
申请日：2004-12-08
Applicant: 삼성전자주식회사
CPC classification number: G10H1/361 , G10H1/0008 , G10H1/22 , G10H1/46 , G10H2210/056 , G10H2220/106
Abstract: 본 발명은 사운드를 출력하는 디지털 AV 기기에서 음원을 관리하는 방법 및 그 장치에 관한 것이다. 본 발명에 따른 디지털 AV 기기에서 음원을 관리하는 방법은, 디지털 AV 기기를 통해 재생되는 사운드로부터 적어도 하나의 음원을 추출하는 단계; 추출된 음원에 소정의 이미지를 매핑하는 단계; 및 매핑된 이미지를 이용하여 적어도 하나의 음원을 관리하는 단계를 포함하는 것을 특징으로 한다. 또한, 이미지를 이용하여 추출된 음원을 등록, 변경, 삭제, 선택 재생 또는 선택 소거하는 것이 바람직하다.
이에 따라, 출력되는 사운드를 음원별로 시각적으로 관리할 수 있고, 원하는 음원을 선택적으로 재생하거나 선택적으로 소거하여 들을 수 있어 디지털 AV 기기의 활용도를 높일 수 있다.-
Patent Agency Ranking
公开(公告)号：KR100275733B1
公开(公告)日：2001-01-15
申请号：KR1019980021967
申请日：1998-06-12
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: 본 발명은 고집적 반도체소자의 모스 트랜지스터 형성방법에 관한 것이다. 본 발명은 게이트 패턴을 형성한 후에 게이트 패턴을 구성하는 도전성 물질막이 변형되거나 산화되는 현상을 방지할 수 있는 제1 온도에서 제1 절연체막을 형성하고 제1 절연체막 상에 제1 온도보다 높은 제2 온도에서 치밀한 막질을 갖는 제2 절연체막을 형성한다. 제2 절연체막 및 제1 절연체막을 연속적으로 이방성 식각하여 게이트 패턴 측벽에 제1 절연체막 및 제2 절연체막으로 구성된 2중층 스페이서를 형성한다. 본 발명에 따르면, 제1 절연체막을 저온에서 형성함으로써 게이트 패턴을 구성하는 도전성 물질막이 변형되는 현상을 억제시킬 수 있다. 따라서, 게이트 전극의 저항이 증가하는 현상을 방지할 수 있다.
-
公开(公告)号：KR1019990079119A
公开(公告)日：1999-11-05
申请号：KR1019980011525
申请日：1998-04-01
Applicant: 삼성전자주식회사
IPC: H01L21/334
Abstract: 높여진(elevated) 소스 드레인 효과와 예비 비정질화 효과를 모두 갖는 반도체 장치의 샬로우 정션 형성방법을 제공한다. 본 발명에 의하면, 소스 드레인 영역에 선택적으로 비정질 실리콘을 증착하여 높여진 소스 드레인을 형성한 후 이온주입을 실시하여 샬로우 정션을 형성함으로써 높여진 소스 드레인 효과와 예비 비정질화(preamorphization) 효과를 모두 갖는 반도체 장치의 샬로우 정션을 형성한다.
-
公开(公告)号：KR100190061B1
公开(公告)日：1999-06-01
申请号：KR1019960028885
申请日：1996-07-16
Applicant: 삼성전자주식회사
IPC: H01L21/285
Abstract: 본 발명은 반도체 장치를 구성하는 개별 소자를 전기적으로 연결시키기 위한 금속 배선을 저저항 특성을 갖는 실리사이드로 형성시키기 방법에 관하여 기재하고 있다. 이는 실리콘 기판상에 게이트 전극 및 저농도 소오스 영역/드레인 영역을 형성하는 단계와, 상기 게이트 전극의 측면에 스페이서를 형성시키고 실리콘 기판에 소오스 영역/드레인 영역을 형성하는 단계와, 상기 스페이서가 구비된 결과물 전면에 절연 물질을 소정 두께로 증착시켜서 절연층을 형성시킨 후 식각 공정에 의하여 상기 스페이서 하단의 에지 영역에 소정 형상의 확산 방지막을 형성하는 단계와, 확산 방지막을 구비한 결과물 전면에 고융점 금속을 소정 두께로 증착시켜서 도전층을 형성시키는 단계와, 고온의 질소 분위기하에서 실리사이드화 반응을 수행하는 단계와, 상기 실리사이드화 반응에 참여하지 않고 잔존하는 고융점 금속을 제거하는 단계와, 상기 트랜지스터의 게이트 전극 및 소오스 영역/드레인 영역 상부에 잔존하는 실리사� �드를 열처리하는 단계로 이루어진다. 따라서, 본 발명에 따르면, 확산 방지막에 의하여 고융점 금속이 고온 분위기하에서 게이트 절연막의 하단으로 확산되는 것을 방지시켜서 게이트 절연막의 하단에 실리사이드가 형성되는 것을 방지시킨다.
-
公开(公告)号：KR100190060B1
公开(公告)日：1999-06-01
申请号：KR1019960028884
申请日：1996-07-16
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: 본 발명은 트랜지스터의 게이트 전극 및 소오스 영역/드레인 영역 상부에 실리사이드를 형성하는 방법에 관하여 기재한다. 이는 실리콘 기판상에 게이트 전극 및 저농도 소오스 영역/드레인 영역을 형성하는 단계와, 상기 트랜지스터의 게이트 전극의 측면에 스페이서를 형성하고 고농도 소오스 영역/드레인 영역을 형성하는 단계와, 상기 스페이서가 구비된 결과물 전면에 고융점 금속을 소정 두께로 증착시켜서 도전층을 형성하는 단계와, 플라즈마 증착 공정에 의하여 상기 도전층상에 소정 두께의 질화물을 형성하는 단계와, 고온 분위기하에서 실리사이드화 반응을 수행하는 단계와, 상기 실리사이드화 반응에 참여하지 않고 잔존하는 고융점 금속을 제거하는 단계와, 상기 트랜지스터의 게이트 전극 및 소오스 영역/드레인 영역 상부에 잔존하는 실리사이드를 열처리하는 단계로 이루어진다. 따라서 본 발명에 따르면, 게이트 전극 및 드레인 영역/소오스 영역을 통하여 실리콘과 접촉된 상태로 유지되어 있는 도전층의 고융점 금속이 실리사이드화 반응에 참여하기 전에 상기 도전층상에 질화물층을 형성시킴으로서 실리사이드의 형성 두께가 얇게 유지되는 것을 방지시키며 그 결과 저저항 특성을 갖는 실리사이드를 형성시킬 수 있을 뿐만 아니라 산화막에 대한 선택비를 개선시킬 수 있다.
-
公开(公告)号：KR1019980005864A
公开(公告)日：1998-03-30
申请号：KR1019960023691
申请日：1996-06-25
Applicant: 삼성전자주식회사
IPC: H01L21/322
-
-
-
-
-
-
-
-
-
Search Results
83
records
(took 0.025 seconds)
