公开(公告)号：KR1020080109281A

公开(公告)日：2008-12-17

申请号：KR1020070057413

申请日：2007-06-12

Applicant: 삼성전자주식회사

Inventor： 윤종호 ,  최길현 ,  이종명

IPC: H01L21/28

CPC classification number: H01L21/76852 ,  H01L21/288 ,  H01L21/31053 ,  H01L21/76831 ,  H01L21/76877

Abstract: A semiconductor device and a method of formation thereof are provided to reduce the electrostatic capacity between the metal wirings by reducing the resistance of metal wiring. A semiconductor device comprises the interlayer insulating films(110,120), the conductive patterns(112,126), and the capping layer(128). The interlayer insulating film comprises the trench(122) on the semiconductor substrate(100). The conductive pattern is located in the trench and distanced from both side wall of the trench. The capping layer is arranged on the side wall and upper side of the conductive pattern. The capping layer defines the air gap between the interlayer insulating film and the conductive pattern. The conductive pattern is formed of Cu. The capping layer is formed of Co.

Abstract translation: 提供一种半导体器件及其形成方法，通过降低金属布线的电阻来减小金属布线之间的静电电容。 半导体器件包括层间绝缘膜（110,120），导电图案（112,126）和封盖层（128）。 层间绝缘膜包括在半导体衬底（100）上的沟槽（122）。 导电图案位于沟槽中并与沟槽的两侧壁隔开。 覆盖层布置在导电图案的侧壁和上侧上。 覆盖层限定了层间绝缘膜和导电图案之间的气隙。 导电图案由Cu形成。 盖层由公司组成

公开(公告)号：KR100857229B1

公开(公告)日：2008-09-05

申请号：KR1020070051555

申请日：2007-05-28

Applicant: 삼성전자주식회사

Inventor： 윤종호 ,  최길현 ,  이종명

IPC: H01L21/335

CPC classification number: H01L21/823814 ,  H01L21/823835

Abstract: A semiconductor device and a manufacturing method thereof are provided to form a metal silicide layer by forming a metal layer including a dopant. An interlayer dielectric(120) is formed on a semiconductor substrate(100). A contact hole is formed on the interlayer dielectric in order to expose the semiconductor substrate. A metal layer including a dopant is formed on the exposed semiconductor substrate. A thermal process is performed to induce a reaction between the semiconductor substrate and the metal layer. A metal silicide layer(150a) is formed by causing the reaction between the semiconductor substrate and the metal layer. The thermal process is performed to diffuse the dopant into the semiconductor substrate.

Abstract translation: 提供半导体器件及其制造方法，以通过形成包括掺杂剂的金属层来形成金属硅化物层。 在半导体衬底（100）上形成层间电介质（120）。 为了露出半导体衬底，在层间电介质上形成接触孔。 在暴露的半导体衬底上形成包括掺杂剂的金属层。 进行热处理以引起半导体衬底和金属层之间的反应。 通过使半导体衬底和金属层之间的反应形成金属硅化物层（150a）。 执行热处理以将掺杂剂扩散到半导体衬底中。

公开(公告)号：KR100823707B1

公开(公告)日：2008-04-21

申请号：KR1020060068458

申请日：2006-07-21

Applicant: 삼성전자주식회사

Inventor： 정은지 ,  윤종호 ,  김대용 ,  김현수 ,  김병희 ,  이은옥

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/28097 ,  H01L29/4975 ,  H01L29/66545

Abstract: 개시된 반도체 장치의 제조 방법에서는 반도체 기판 상에 실리콘을 포함하는 예비-게이트 패턴을 형성한다. 그리고, 상기 예비-게이트 패턴 상에 상기 예비-게이트 패턴의 상부 표면만 노출시키는 층간 절연막 패턴을 형성한다. 이어서, 무전해 도금 공정을 수행하여 상기 예비-게이트 패턴의 상부 표면 상에 전이 금속막을 형성한다. 그리고, 열처리를 수행하여 상기 예비-게이트 패턴과 전이 금속막을 반응시킨다. 그러면, 상기 반도체 기판 상에는 상기 예비-게이트 패턴과 전이 금속막 전체를 금속 실리사이드로 포함하는 게이트 패턴이 형성된다.

Abstract translation: 在所公开的制造半导体器件的方法中，在半导体衬底上形成包含硅的预栅极图案。 然后，形成层间绝缘膜图案以仅暴露预栅极图案上的预栅极图案的上表面。 然后执行化学镀工艺以在预栅极图案的上表面上形成过渡金属膜。 然后，执行热处理以使预栅极图案和过渡金属膜反应。 然后，在半导体衬底上，形成包括预栅极图案和整个过渡金属膜作为金属硅化物的栅极图案。

公开(公告)号：KR1020080002182A

公开(公告)日：2008-01-04

申请号：KR1020060060848

申请日：2006-06-30

Applicant: 삼성전자주식회사

Inventor： 조재헌 ,  황성택 ,  윤종호 ,  오윤제 ,  김훈 ,  정한균

IPC: H04L29/06 ,  H04B7/26 ,  H04L12/28

CPC classification number: H04W8/26 ,  H04W4/00 ,  H04W8/005 ,  H04W40/246 ,  H04W40/36 ,  H04W80/04 ,  H04W88/08

Abstract: A bridge-based wireless internet system and a signaling method thereof are provided to use an efficient hand-over process by performing a simple signaling process using two-layer bridge at a wireless edge network. A bridge-based wireless internet system includes a plurality of edge bridges, a plurality of RASs(Radio Access Station), and an NDS(Neighbor Discovery Server). The edge bridges are connected to each other with a mesh structure, form a core network, and includes two-layer switch. The RASs are connected to one of the edge bridges, and provides a mobile internet service to an MN(Mobile Node) within a service range. The NDS supports a neighbor discovery of components of the network, and manages configuration information of the components. The edge bridges maintain an optimum path through a predetermined routing protocol. The edge bridges check a target destination of an MAC(Media Access Control) frame transmitted by the MN connected through the RAS. The edge brides perform and transmit an MAC in MAC encapsulation for the MAC frame as the MAC address of the edge bridge connected to the CN. If the MAC in MAC encapsulation frame having own MAC address as the target destination is received, the edge brides perform an MAC in MAC decapsulation, remove an outer MAC address, and transmits an original MAC frame to a corresponding MN.

Abstract translation: 提供了一种基于桥接的无线因特网系统及其信令方法，以便通过在无线边缘网络处使用双层网桥执行简单的信令处理来使用有效的切换过程。 基于桥的无线因特网系统包括多个边缘网桥，多个RAS（无线电接入站）和NDS（邻居发现服务器）。 边缘网桥通过网格结构相互连接形成核心网络，并包括双层交换机。 RAS连接到边缘网桥之一，并且在服务范围内向MN（移动节点）提供移动因特网服务。 NDS支持对网络组件的邻居发现，并管理组件的配置信息。 边缘网桥通过预定的路由协议维持最佳路径。 边缘网桥检查通过RAS连接的MN发送的MAC（媒体访问控制）帧的目标目的地。 边缘新娘在MAC帧的MAC封装中执行并发送MAC作为连接到CN的边缘网桥的MAC地址。 如果接收到具有自己的MAC地址作为目标目的地的MAC封装帧中的MAC，则边缘新娘在MAC解封装中执行MAC，去除外部MAC地址，并将原始MAC帧发送到对应的MN。

公开(公告)号：KR100750194B1

公开(公告)日：2007-08-17

申请号：KR1020060063426

申请日：2006-07-06

Applicant: 삼성전자주식회사

Inventor： 김대용 ,  윤종호 ,  김현수 ,  정은지 ,  이은옥

IPC: H01L21/28

Abstract: A method for forming an ohmic contact layer and a method for forming a metal line of a semiconductor device using the same are provided to improve productivity of metal line fabrication by acquiring a substantially uniform thickness from a metal silicide layer without additional processes using an electroless plating process. An insulating layer is formed on a substrate(120) with a conductive pattern. An insulating pattern(123) with an opening portion for exposing the conductive pattern to the outside is formed on the resultant structure by etching selectively the insulating layer. A thin film containing silicon is formed on the exposed conductive pattern alone. A transitional metal film is formed on the thin film by performing an electroless plating process on the resultant structure. A metal silicide layer(129) is formed on the thin film due to the silicidation between the transitional metal film and the silicon of the thin film.

Abstract translation: 提供了一种用于形成欧姆接触层的方法和使用该方法形成半导体器件的金属线的方法，以通过从金属硅化物层获得基本均匀的厚度来提高金属线制造的生产率，而无需使用化学镀的附加工艺 处理。 利用导电图案在衬底（120）上形成绝缘层。 通过选择性地蚀刻绝缘层，在所得到的结构上形成具有用于将导电图案暴露于外部的开口部分的绝缘图案（123）。 仅在暴露的导电图案上形成含有硅的薄膜。 通过在所得到的结构上进行无电镀工艺在薄膜上形成过渡金属膜。 由于过渡金属膜和薄膜的硅之间的硅化，在薄膜上形成金属硅化物层（129）。

公开(公告)号：KR100739532B1

公开(公告)日：2007-07-13

申请号：KR1020060052073

申请日：2006-06-09

Applicant: 삼성전자주식회사

Inventor： 윤종호 ,  김병희 ,  김대용 ,  김현수 ,  정은지 ,  이은옥

IPC: H01L21/28 ,  H01L21/3205

Abstract: A method for forming a buried bit line is provided to obtain low resistance from the bit line by forming thickly a silicide layer using a cobalt film selectively formed at an inner portion of a bit line groove. A groove(53) for a buried metal line is formed by etching a semiconductor substrate. A metal film is formed at sides and bottom of the groove by using an electroless plating process. A silicide layer(95) is formed at the sides and bottom of the groove by performing a silicidation process on the resultant structure using a first heat treatment. The metal film is made of one selected from a group consisting of Co, Ni, Ti, Pt, Pd or the combination thereof.

Abstract translation: 通过使用在位线沟槽的内部选择性形成的钴膜形成厚的硅化物层，提供了一种形成掩埋位线的方法，以从位线获得低电阻。 通过蚀刻半导体衬底形成用于埋入金属线的沟槽（53）。 通过无电镀工艺在沟槽的侧面和底部形成金属膜。 通过使用第一热处理对所得结构进行硅化处理，在沟槽的侧面和底部形成硅化物层（95）。 金属膜由选自由Co，Ni，Ti，Pt，Pd或其组合组成的组中的一种制成。

公开(公告)号：KR1020070038629A

公开(公告)日：2007-04-11

申请号：KR1020050093779

申请日：2005-10-06

Applicant: 삼성전자주식회사

Inventor： 윤종호 ,  김병희 ,  김대용 ,  정은지

IPC: H01L21/336

Abstract: 폴리실리콘 및 금속 실리사이드로 이루어진 게이트 전극을 포함하는 반도체 소자 형성 방법에 있어서, 실리콘을 포함하는 기판 상에 폴리실리콘막 및 희생막의 적층 구조를 갖는 예비 게이트 패턴을 형성하고, 예비 게이트 패턴 측벽에 스페이서를 형성한다. 예비 게이트 패턴 양측의 기판 아래로 불순물을 주입하여 예비 소스/드레인을 형성하고, 폴리실리콘막의 표면이 노출되도록 희생막을 제거한다. 폴리실리콘막 상에 선택적 실리콘 성장에 의해 스페이서 상부면을 부분적으로 덮도록 실리콘층을 형성한다. 실리콘층 및 기판 상에 연속적으로 금속막을 형성하고, 실리콘층과 기판을 금속막과 반응시킴으로서, 폴리실리콘막 및 금속 실리사이드 패턴이 적층된 게이트 패턴과, 금속 실리사이드 패턴을 포함하는 소스/드레인을 형성한다. 이때, 게이트 패턴의 금속 실리사이드 패턴 부분의 선폭이 게이트 패턴의 하부 선폭에 비해 넓어져 금속 응집 발생이 억제되어 게이트 전극의 저항이 감소하게 된다.

公开(公告)号：KR1020070015004A

公开(公告)日：2007-02-01

申请号：KR1020060070375

申请日：2006-07-26

Applicant: 삼성전자주식회사

Inventor： 김현수 ,  이상우 ,  윤종호 ,  정석우 ,  정은지

IPC: H01L21/24 ,  H01L21/336

CPC classification number: H01L21/28097 ,  H01L29/66507 ,  H01L29/66545

Abstract: A method for forming a silicidized gate is provided to form a gate structure capable of improving the reliability of a semiconductor device by forming a completely silicidized gate while controlling silicidization from the upper part of a gate. A gate layer is formed on a semiconductor substrate(10). The upper part of the gate layer is covered with a blocking layer. The sidewall of the gate layer is exposed. The gate layer is silicidized through the sidewall of the gate layer. The process for exposing the sidewall of the gate layer includes the following steps. A silicide layer is formed on the blocking layer. The silicide layer is used as an etch mask.

Abstract translation: 提供一种形成硅化栅极的方法，以形成能够通过形成完全硅化的栅极同时从栅极的上部控制硅化来提高半导体器件的可靠性的栅极结构。 栅极层形成在半导体衬底（10）上。 栅极层的上部被阻挡层覆盖。 露出栅极层的侧壁。 栅极层通过栅极层的侧壁被硅化。 用于暴露栅极层的侧壁的工艺包括以下步骤。 在阻挡层上形成硅化物层。 硅化物层用作蚀刻掩模。

公开(公告)号：KR100630769B1

公开(公告)日：2006-10-04

申请号：KR1020050089696

申请日：2005-09-27

Applicant: 삼성전자주식회사

Inventor： 정은지 ,  김병희 ,  윤종호 ,  김대용 ,  김현수

IPC: H01L21/336

Abstract: A semiconductor device and a method for manufacturing the same are provided to prevent defects of the device due to nickel oxidation in an annealing process by forming a cobalt film on a nickel film using in-situ processing. A gate structure(300) having a spacer is formed on an active layer of a substrate(100). A source and a drain regions(130) are formed in the active layer by ion-implantation using the gate structure as a mask. A nickel film is then formed on the resultant structure. A cobalt film is deposited on the nickel film by in-situ, and a cobalt silicide layer(400) is then formed by an annealing process.

Abstract translation: 提供一种半导体器件及其制造方法，以通过使用原位处理在镍膜上形成钴膜来防止在退火工艺中由于镍氧化导致的器件缺陷。 具有隔离物的栅极结构（300）形成在衬底（100）的有源层上。 利用栅极结构作为掩模，通过离子注入在有源层中形成源极和漏极区域（130）。 然后在所得结构上形成镍膜。 钴膜通过原位沉积在镍膜上，然后通过退火工艺形成硅化钴层（400）。

公开(公告)号：KR100594008B1

公开(公告)日：2006-06-30

申请号：KR1020040087307

申请日：2004-10-29

Applicant: 삼성전자주식회사

Inventor： 조재헌 ,  고준호 ,  김종권 ,  심창섭 ,  오윤제 ,  홍상모 ,  윤종호

IPC: H04L7/02

CPC classification number: H04L47/10 ,  H04L47/13 ,  H04L47/2416 ,  H04L47/2466 ,  H04L47/30

Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 동기식 이더넷 시스템에 관한 것으로, 특히 상향 비동기 데이터의 폭주로 인한 이더넷 스위치의 수신 버퍼의 임계치 초과시 발생하는 Pause 신호 등과 같은 시간 임계(Time-Critical)의 제어 신호를 동기 프레임 전송 구간에서도 전달할 수 있도록 하는 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 과도한 비동기 트래픽이 업 링크(uplink)로 몰릴 경우 비동기 프레임 구간에서는 기존의 Pause 프레임을 사용하고 동기 프레임 구간에서도 Pause 정보를 보낼 수 있는 방법을 제안하여 수신 버퍼에서 업 링크 데이터의 결손(loss)이 발생하지 않도록 하는동기식 이더넷 시스템에서 시간 임계 정보의 전송 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결 방법의 요지
본 발명은, 동기식 이더넷 시스템에서의 시간 임계 정보 전송 방법에 있어서, 시간 임계의 이벤트를 감지하여 현재의 전송 영역을 확인하는 제 1 단계; 상기 제 1 단계의 확인 결과 현재의 전송 영역이 동기 프레임 영역이면 시간 임계의 제어 정보를 생성하는 제 2 단계; 시간 임계의 이벤트를 감지한 이후 최초의 서브 동기 프레임에 상기 제 2 단계에서 생성된 시간 임계의 제어 정보를 삽입하여 전송하는 제 3 단계; 및 상기 제 1 단계의 확인 결과 현재의 전송 영역이 비동기 프레임 영역이면 시간 임계의 제어 정보를 포함하는 제어 프레임을 생성하여 전송하는 제 4 단계를 포함함.
4. 발명의 중요한 용도
본 발명은 동기식 이더넷 시스템 등에 이용됨.
동기식 이더넷, 시간 임계, 제어 프레임, Pause 프레임