公开(公告)号：KR1020060068367A

公开(公告)日：2006-06-21

申请号：KR1020040107030

申请日：2004-12-16

Applicant: 한국전자통신연구원

Inventor： 김기수 ,  이철욱 ,  이동훈 ,  송정호 ,  심은덕 ,  김성복 ,  백용순

IPC: H01S5/30

CPC classification number: H01S5/3434 ,  B82Y20/00 ,  H01L33/06 ,  H01S5/2004 ,  H01S5/2009 ,  H01S5/3403 ,  H01S5/34373

Abstract: 본 발명은 광 반도체 소자에 관한 것으로, 양자우물층과 장벽층으로 구성된 활성층과 클래드층을 구비하는 광 반도체 소자에서 양자우물층과 연달아 장벽층 보다 밴드갭 에너지가 큰 물질로 터널링장벽(tunneling barrier)을 만들어 줌으로써 활성층 내에 전자(electron)와 정공(hole)과 같은 운반자(carrier)들의 가둠효과(confinement effect)를 증대시켜 고온 및 높은 동작 전류 하에서의 구동되는 특성이 개선된 광 반도체 소자를 제공한다.
터널링장벽, SCH, 운반자, 양자우물, 레이저다이오드

Abstract translation: 本发明中，在量子阱层和势垒层的有源层和包覆层隧穿到所述光学半导体元件的量子阱层和一个接一个比具有（隧穿势垒）的势垒的势垒层的材料的带隙能量被配置为光学半导体元件 在有源层中增加了电子和空穴等载流子的限制效应，以提供在高温和高工作电流下改善驱动特性的光学半导体器件。

公开(公告)号：KR1020060055667A

公开(公告)日：2006-05-24

申请号：KR1020040094583

申请日：2004-11-18

Applicant: 한국전자통신연구원

Inventor： 심은덕 ,  송정호 ,  김기수 ,  김성복

IPC: G02B6/13

CPC classification number: G02B6/13 ,  G02B2006/12128 ,  G02B2006/12173 ,  G02B2006/12176

Abstract: 본 발명은 반도체 광소자의 제조방법에 관한 것으로, 보다 상세하게는 기판 상에 완충층, 활성층 및 보호층을 순차적으로 형성하는 단계와, 상기 보호층 상에 소정의 폭을 가지는 제1 마스크를 형성하는 단계와, 상기 제1 마스크를 식각 마스크로 이용하여 상기 완충층이 노출되도록 상기 보호층 및 상기 활성층을 순차적으로 식각하는 단계와, 상기 제1 마스크를 제거한 후 식각된 상기 활성층, 상기 보호층 및 상기 완충층의 일부분을 피복하여 상기 활성층 및 상기 보호층보다 넓은 폭을 갖는 제2 마스크를 형성하는 단계와, 상기 제2 마스크로 피복되지 않은 곳에만 선택적으로 제1 전류차단층 및 제2 전류차단층을 순차적으로 형성하는 단계와, 상기 제2 마스크를 제거한 후 상기 결과물의 전체 상부면에 클래드층 및 콘택층을 순차적으로 형성하는 단계를 포함함으로써, 종래의 기술보다 추가적인 공정이 단순하여 전기적 특성의 향상뿐만 아니라 수율을 향상시킬 수 있는 효과가 있다.
반도체 광소자, 선택적 성장, 전류차단층, 반절연성, p/n 동종접합면, 활성층, 마스크, 클래드층

公开(公告)号：KR100494225B1

公开(公告)日：2005-06-13

申请号：KR1020030029440

申请日：2003-05-09

Applicant: 한국전자통신연구원

Inventor： 김현수 ,  송정호 ,  백용순 ,  김종회 ,  심은덕 ,  박정우 ,  오광룡

IPC: H01S5/32

Abstract: 본 발명은 광소자 및 광소자의 제조 방법에 관한 것으로, 능동 도파로와 수동 도파로가 집적된 광소자에 있어서, 수동 도파로에 도핑되지 않은 클래딩막을 형성함으로써, 수동 도파로의 광 도파 손실을 줄일 수 있고, 능동 도파로의 전류 누설을 방지하기 위한 별도의 패시베이션막 형성공정을 생략할 수 있는 광소자 및 광소자의 제조 방법을 제공한다.

公开(公告)号：KR100471381B1

公开(公告)日：2005-03-10

申请号：KR1020020083055

申请日：2002-12-24

Applicant: 한국전자통신연구원

Inventor： 송정호 ,  백용순 ,  박정우 ,  심은덕

IPC: G02B6/12

Abstract: 본 발명은 능동 광소자와 수동 광소자의 집적 방법 및 그 소자에 관한 것으로, 한 기판에 서로 다른 수직 층 구조를 가지면서 다른 형태의 도파로 들이 집적된 능동 광소자와 수동 광소자의 집적 방법에 있어서, 능동 소자의 베리드 리지(buried ridge) 도파로 중심부를 식각할 때 베리드 리지와 연결된 수동 도파로 끝에 스트립 로디드(strip loaded) 형태로 변화시킬 수 있는 테이퍼를 형성하는 단계, 테이퍼를 재성장으로 덮는 단계 및 베리드 리지 도파로의 끝에 있는 테이퍼와 정렬하여 테이퍼로 끝나는 스트립 로디드 형태의 도파로를 식각으로 형성하는 단계를 포함한다. 따라서, 능동 소자에 사용되는 베리드 리지(buried ridge) 도파로와 수동 소자에 사용되는 리지(ridge) 또는 스트립 로디드(strip loaded) 도파로의 제작 공정이 분리되어 집접화된 소자의 제작에서 개별 도파로의 최적화된 제작 공정을 사용할 수 있다.

公开(公告)号：KR100453814B1

公开(公告)日：2004-10-20

申请号：KR1020020007011

申请日：2002-02-07

Applicant: 한국전자통신연구원

Inventor： 박경현 ,  송정호 ,  김성복 ,  오광룡

IPC: H01S5/10

CPC classification number: G02B6/124 ,  H01S5/1203 ,  H01S5/1215 ,  H01S5/1231

Abstract: A semiconductor optical device with a differential grating formed by a holography method and a method for manufacturing the same are provided. The provided semiconductor optical device includes an n-type InP substrate, a stack structure on the InP substrate having a waveguide and active layers, a first grating formed under the stack structure and on the InP substrate, and a second grating formed on the stack structure. The provided method for manufacturing the semiconductor optical device forms a first grating on the n-type InP substrate and under the active layer, and forms a second grating on the active layer. The first and second gratings are formed by the holography method.

Abstract translation: 提供了一种通过全息方法形成的具有差分光栅的半导体光学器件及其制造方法。 所提供的半导体光学器件包括n型InP衬底，具有波导和有源层的InP衬底上的堆叠结构，在堆叠结构下和InP衬底上形成的第一光栅以及形成在该堆叠结构上的第二光栅 。 所提供的用于制造半导体光学器件的方法在n型InP衬底上和有源层下方形成第一光栅，并在有源层上形成第二光栅。 第一和第二光栅通过全息方法形成。

公开(公告)号：KR100425588B1

公开(公告)日：2004-04-01

申请号：KR1020020008750

申请日：2002-02-19

Applicant: 한국전자통신연구원

Inventor： 박정우 ,  백용순 ,  송정호 ,  오광룡

IPC: H01L31/12 ,  G02B6/02

Abstract: PURPOSE: A method for fabricating an optical integrated circuit is provided to reduce the quantity of an etch byproduct and prevent an incomplete cleaving phenomenon by selectively wet-etching the second clad layer and by dry-etching the first clad layer, a core layer and a substrate. CONSTITUTION: An active device region and a passive device region are defined in a compound substrate(100). The core layer(105a,105b) and the first clad layer(110) are sequentially stacked on the compound substrate. An etch stopper(115) is formed on the first clad layer in the passive device region. A mask pattern for forming a waveguide is formed on the active device region and the passive device region. The passive device region is covered with the first passivation layer. A predetermined thickness of the first clad layer, the core layer and the compound substrate is etched to form an active device waveguide(130) by using the mask pattern in the exposed active device region. The first passivation layer is removed. The second clad layer is formed on the resultant structure. The active device region is covered with the second passivation layer. The second clad layer is wet-etched to expose the mask pattern in the passive device region. The etch stopper is wet-etched to have the type of the mask pattern in the passive device region. The first clad layer, the core layer and the compound substrate are dry-etched by a predetermined thickness to have the mask pattern in the passive device region so that an active device waveguide is formed.

Abstract translation: 目的：提供一种用于制造光学集成电路的方法，以通过选择性地湿法腐蚀第二覆盖层并且通过干法蚀刻第一覆盖层，芯层和第二覆盖层来减少蚀刻副产物的量并且防止不完全裂开现象 基质。 构成：有源器件区域和无源器件区域被限定在复合衬底（100）中。 芯层（105a，105b）和第一覆层（110）顺序堆叠在复合基板上。 在无源器件区域中的第一覆盖层上形成蚀刻阻挡层（115）。 用于形成波导的掩模图案形成在有源器件区域和无源器件区域上。 无源器件区域被第一钝化层覆盖。 通过使用暴露的有源器件区域中的掩模图案来蚀刻预定厚度的第一覆层，核心层和复合衬底以形成有源器件波导（130）。 第一钝化层被去除。 在所得到的结构上形成第二包层。 有源器件区域被第二钝化层覆盖。 湿蚀刻第二覆层以暴露无源器件区域中的掩模图案。 蚀刻停止层被湿蚀刻以具有无源器件区域中的掩模图案的类型。 第一覆盖层，核心层和化合物基板被干蚀刻预定厚度，以在无源器件区域中具有掩模图案，从而形成有源器件波导。

公开(公告)号：KR1020030069275A

公开(公告)日：2003-08-27

申请号：KR1020020008750

申请日：2002-02-19

Applicant: 한국전자통신연구원

Inventor： 박정우 ,  백용순 ,  송정호 ,  오광룡

IPC: H01L31/12 ,  G02B6/02

Abstract: PURPOSE: A method for fabricating an optical integrated circuit is provided to reduce the quantity of an etch byproduct and prevent an incomplete cleaving phenomenon by selectively wet-etching the second clad layer and by dry-etching the first clad layer, a core layer and a substrate. CONSTITUTION: An active device region and a passive device region are defined in a compound substrate(100). The core layer(105a,105b) and the first clad layer(110) are sequentially stacked on the compound substrate. An etch stopper(115) is formed on the first clad layer in the passive device region. A mask pattern for forming a waveguide is formed on the active device region and the passive device region. The passive device region is covered with the first passivation layer. A predetermined thickness of the first clad layer, the core layer and the compound substrate is etched to form an active device waveguide(130) by using the mask pattern in the exposed active device region. The first passivation layer is removed. The second clad layer is formed on the resultant structure. The active device region is covered with the second passivation layer. The second clad layer is wet-etched to expose the mask pattern in the passive device region. The etch stopper is wet-etched to have the type of the mask pattern in the passive device region. The first clad layer, the core layer and the compound substrate are dry-etched by a predetermined thickness to have the mask pattern in the passive device region so that an active device waveguide is formed.

Abstract translation: 目的：提供一种用于制造光学集成电路的方法，以减少蚀刻副产物的量，并通过选择性湿蚀刻第二包覆层来防止不完全的裂开现象，并且通过干蚀刻第一包覆层，芯层和 基质。 构成：在复合衬底（100）中限定有源器件区域和无源器件区域。 核心层（105a，105b）和第一覆盖层（110）依次层叠在复合基板上。 在无源器件区域中的第一覆盖层上形成蚀刻停止器（115）。 在有源器件区域和无源器件区域上形成用于形成波导的掩模图案。 无源器件区域被第一钝化层覆盖。 通过使用暴露的有源器件区域中的掩模图案来蚀刻第一覆盖层，芯层和复合衬底的预定厚度以形成有源器件波导（130）。 去除第一钝化层。 在所得结构上形成第二覆层。 有源器件区域被第二钝化层覆盖。 湿蚀刻第二覆盖层以暴露无源器件区域中的掩模图案。 蚀刻停止器被湿式蚀刻以在无源器件区域中具有掩模图案的类型。 将第一包覆层，芯层和复合衬底干蚀刻预定厚度以在无源器件区域中具有掩模图案，从而形成有源器件波导。