公开(公告)号：KR1019990050437A

公开(公告)日：1999-07-05

申请号：KR1019970069556

申请日：1997-12-17

Applicant: 한국전자통신연구원

Inventor： 박성호 ,  이태우 ,  박문평 ,  김일호 ,  염병렬

IPC: H01L29/737

Abstract: 이종접합 쌍극자 트랜지스터(HBT)의 제작에 있어서, 소자성능에 결정적인 영향을 미치는 오믹접촉을 효율적으로 형성시킬 수 있는 개선된 오믹 접촉 형성방법이 개시된다. 본 발명은 반절연성 화합물 반도체 기판상에 HBT 에피기판을 제작하는 제1 과정과, HBT를 제작하는 중에 오믹 접촉 형성을 위해 에미터, 베이스, 컬렉터 영역을 각각 정의하는 제2 과정과, 상기 공정을 통하여 정의된 에미터, 베이스, 컬렉터 영역 상에 다층 구조의 오믹 접촉 전극을 동시에 형성하는 제3 과정, 및 소자간 분리를 하고, 유전체 절연막과 패드를 형성시키는 제4 과정을 구비함으로써, 화합물반도체로 이루어지는 HBT의 제작시에 고온에서도 낮은 저항의 안정된 특성을 갖는 새로운 구성의 오믹전극을 에미터, 베이스, 컬렉터에 동시에 형성시켜 공정 효율을 향상시키고 이에 따라 제작단가의 절감 및 응용회로의 성능 향상을 도모한다.

公开(公告)号：KR100198456B1

公开(公告)日：1999-07-01

申请号：KR1019950053682

申请日：1995-12-21

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박문평 ,  이태우 ,  송기문 ,  박성호

IPC: H01L29/49

Abstract: 본 발명은 이종접합 트랜지스터의 베이스층을 이용한 저저항 제조방법에 관한 것으로서, 반절연성 갈륨비소 기판의 상부에 부콜렉터층, 콜렉터층, 베이스층 및 에미터층을 순차적으로 결정 성장시킨 에피구조의 이종접합 바이폴라 트랜지스터를 이용한 집적회로 공정에 있어서, 저항으로 사용하기 위한 베이스층, 콜렉터층을 식각하는 제1과정과, 콜렉터층에 B
+ 이온을 주입하여 기생저항 성분을 제거하는 제2과정과, 베이스층에 절연막을 증착하는 제3과정 및 절연막의 소정부분을 개구하여 리프트 오프 공정에 의해 오믹 금속(Ohmic Metal)을 증착하여 저항 전극을 형성하는 제4과정으로 이루어져, 이 종접합 바이폴라 트랜지스터의 고농도 베이스층을 사용하는 간단한 공정을 통하여 낮은 저항값의 저저항을 제조할 수 있다.

公开(公告)号：KR100169832B1

公开(公告)日：1999-02-18

申请号：KR1019950053681

申请日：1995-12-21

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박문평 ,  이태우 ,  송기문 ,  박성호

IPC: H01L21/3205

Abstract: 본 발명은 이종접합소자를 이용한 집적회로의 공정중 급속배선의 교차점에서 발생하는 기생 커패시턴스를 감소시키는 방법에 관한 것으로서, 리프트 오프(Lift Off)공정에 의해 배선된 1차 금속막 상부에 2차 플라즈마 실리콘 질화막을 형성하는 제1과정과, 상기 2차 플라즈마 실리콘 질화막의 전면에 감광막을 도포하는 제2과정과, 상기 2차 플라즈마 실리콘 질화막의 절연막에 산소이온을 주입하여 무정형 질화실리콘과 무정형 산화실리콘의 혼합물을 형성하는 제3과정 및 리프트 오프 공정에 의해 2차 금속막을 배선하는 제4과정을 포함하여 이루어지며, 산소이온주입에 의해 2차 플라즈마 실리콘 절연막의 유전율을 감소시킴으로써 1차 금속배선과 2차 금속배선의 교차점에서 발생하는 기생 커패시턴스를 줄이고, 이에 따라 집적회로의 밴드폭을 증가시� �� 수 있는 효과가 있다.

公开(公告)号：KR1019980048474A

公开(公告)日：1998-09-15

申请号：KR1019960067045

申请日：1996-12-17

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박성호 ,  이태우 ,  박문평

IPC: H01L21/328

Abstract: 본 발명은 이종접합 쌍극자 소자의 제조공정에서 있어서, 에미터 영역에 자기정렬된 베이스 영역을 형성하여, 소자의 고속특성 및 소자 제조공정의 신뢰도를 향상시킬 수 있는 이종접합 쌍극자 소자의 제조방법에 관한 것이다.
본 발명에 따른 HBT 소자의 제조방법은, 반절연성 화합물반도체 기판 위에 완층층, 부컬렉터층, 컬렉터층, 베이스층, 에미터층, 에미터 캡층이 성장된 이종접합 구조의 HBT 에피 구조를 사용하여, 그 위에 리프트오프층을 성장하고, 그 위에 다시 절연성 표면보호층을 분자선 에피택시 방법에 의해 순차적으로 형성하는 제1과정과, 에미터 영역이 역메사 형태가 되도록, 에미터 영역을 제외한 주변 영역을 베이스 표면까지 메사식각하는 제2과정과, 전면에 유전체 절연막을 균일하게 도포하고, 반응성 이온식각법을 사용하여 역메사의 에미터 영역 측벽에 얇은 유전체의 측벽 절연막을 형성하는 제3 과정과, 분자선 에피택시법으로 베이스층을 재성장시키는 제4과정과, 상기 구조의 기판을 희석된 불산용액으로 처리하여 상기한 에미터층 위의 불필요한 에피 층들을 제거함으로써, 베이스층을 에미터에 효과적으로 자기정렬시키는 제5 과정과, 에미터와 베이스 간의 자기정렬과 평탄화된 현 상태에서 에미터와 베이스의 전극을 동시에 형성하는 제6 과정과, 베이스의 외부 영역을 정의하고, 해당 부분의 유전체 절연막과 베이스층, 컬렉터층을 차례로 메사식각하여 부컬렉터층 상에 컬렉터 전극을 형성한 후, 메사식각하여 소자분리 영역을 형성하는 제7과정을 포함한다.

公开(公告)号：KR1019970055256A

公开(公告)日：1997-07-31

申请号：KR1019950050533

申请日：1995-12-15

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박문평 ,  기현철 ,  박성호 ,  이태우 ,  송기문

IPC: H03F3/187

Abstract: 본 발명은 병렬 궤환 트랜지스터를 이용한 광대역 증폭기 구조에 관한 것으로서, 종래의 병렬 궤환 트랜지스터를 갖는 광대역 증폭기의 대역폭 저하 요소들을 감소시키기 위해 병렬 궤환 트랜지스터의 에미터 마디들과 교류접 지점과의 사이에 용량성 소자를 연결하고, 또한 병렬 궤환 트랜지스터의 에미터 마디들에서 출력이 나오게 하며, 에미터 플로워 버퍼회로를 병렬 궤환 트랜지스터의 각 에미터 마디에 연결하여 에미터 플로워 버퍼 트랜지스터의 콜렉터 기생용량을 활용하여 부궤환 전류를 누설시킴으로써 회로의 복잡성을 전혀 증가시키지 않으면서 대역폭이 크게 증가시킬 수가 있는 것이다.

公开(公告)号：KR1019970053004A

公开(公告)日：1997-07-29

申请号：KR1019950053680

申请日：1995-12-21

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박문평 ,  이태우 ,  송기문 ,  박성호

IPC: H01L21/331

Abstract: 본 발명은 이종접합 트랜지스터의 부콜렉터층을 이용한 고저항의 제조방법에 관한 것으로서, 반절연성 갈륨비소로 이루어진 반도체기판 상부의 부콜렉터층 상부에 저항을 형성하기 위한 소정의 영역을 노출시키는 감광막을 형성하는 제 1 과정과, 상기 부콜렉터층의 노출된 부분에 B
+ 이온을 주입한 후, 결정이 파괴되지 않은 부콜렉터층을 이용하여 저항을 형성하는 제 2 과정 및 상기 감광막을 제거한 후, 리프트 오프공정에 의해 저항 금속(Ohmic Metal)을 형성하는 제 3 과정을 포함하여 이루어져, 반절연성 갈륨비소 기판상부의 부콜렉터층에 B
+ 이온을 주입하는 간단한 공정과정을 통해서 결정이 파괴되지 않은 부콜렉터층을 이용하여 임의의 높은 저항값을 갖는 고저항을 제조할 수 있다.

公开(公告)号：KR1019970030870A

公开(公告)日：1997-06-26

申请号：KR1019950042602

申请日：1995-11-21

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이태우 ,  박문평 ,  송기문 ,  박성호 ,  편광의

IPC: H01L29/737

Abstract: 본 발명은 부저항 출력특성을 개선한 이종접합 바이폴러 트랜지스터(Heterojunction Bipolar Transistor, 이하 HBT라고 약칭함)의 구조에 관한 것으로서, 그 특징은 부저항 출력특성을 개선하기 위하여 반절연성의 반도체 기판과, 상기 반도체 기판 위에 형성된 컬렉터부와, 상기 컬렉터부 위에 형성된 베이스부와, 상기 베이스부 위에 형성된 에미터부와, 상기 에미터부 위에 형성된 보호층 부로 구성된 이종접합 바이폴러 트랜지스터에 있어서, 상기 에미터부가, 상기 베이스부 위에 형성된 제1에미터 그레이딩과, 상기 에미터 그레이딩 위에 형성된 에미터 및 상기 에미터 위에 형성된 제2에미터 그레이딩으로 형성되는 데에 있으므로, 그 효과는 부저항 특성의 원인으로 알려진 기존의 열적 현상과 더불어 새로운 전기적 현상에 근거하여 HBT의 부저항 출력특성을 선함으로써 집적회로의 소비전력을 감소시킨다는 점에서 구성 소자의 동작점 소비전력을 감소시키며 집적회로의 설계에서 많은 선택권을 가지게 된다는 데에 있다.

公开(公告)号：KR100296705B1

公开(公告)日：2001-08-07

申请号：KR1019970054790

申请日：1997-10-24

Applicant: 한국전자통신연구원

Inventor： 박성호 ,  박문평 ,  이태우

IPC: H01L29/737

Abstract: PURPOSE: A method for fabricating an integrated circuit using a hetero-junction bipolar transistor is provided to reduce a chip size by forming an resistant epitaxial layer in an epitaxial structure. CONSTITUTION: An epitaxial resistance layer(22) is formed on a semi-insulating compound semiconductor substrate(21). A sub-collector layer(23), a collector layer(24), a base layer(25), an emitter cap layer(27) are formed on the epitaxial resistance layer(22). An emitter metal layer(28) is deposited thereon. An emitter(26) connected with the emitter electrode(28) is formed by etching selectively the emitter cap layer(27) and the emitter layer(26). A base electrode(29) is formed on a selected portion of the exposed base layer(25). A base(25) is formed by etching the base layer(25) and the collector layer(24). A collector(24) is formed by etching the sub-collector layer(23). An electrode(30) is formed on a selected portion of the collector(24). A resistance electrode(31) is formed on a selected portion of the exposed epitaxial layer(22). A high resistance body(31) is formed by etching a part of the epitaxial resistance layer(22) and a part of the semi-insulating compound semiconductor substrate(21). A NiCr layer and a NoCr contact metal are deposited thereon. A low resistance body(34) is formed by etching selectively the NoCr contact metal.

公开(公告)号：KR1020010073652A

公开(公告)日：2001-08-01

申请号：KR1020000002427

申请日：2000-01-19

Applicant: 한국전자통신연구원

Inventor： 박문평 ,  이태우 ,  박성호 ,  민병규 ,  이경호

IPC: H01L29/737

Abstract: PURPOSE: An emitter structure heterojunction bipolar transistor and a method for manufacturing on a substrate using the same are provided to prevent an interconnection from becoming thinner or being cut when there is manufactured a diode for short circuiting a base-collector of a heterojunction bipolar transistor, a PN junction diode and a heterojunction bipolar transistor on the same substrate. CONSTITUTION: An emitter electrode(29), a base electrode(30) and a collector electrode(31) of a heterojunction bipolar transistor are consecutively formed by a lift-off process. An upper electrode(32) and a lower electrode(33) of a diode which short the second base layer(24b) and the second collector layer(23b) are formed at the same when the emitter(29) and the base electrode(30) of the heterojunction bipolar transistor are formed. An upper electrode(34) and a lower electrode(35) of a PN junction diode are formed at the same time when the base electrode(30) and the collector electrode(31) of the heterojunction bipolar transistor are formed. Since the upper electrode and the lower electrode of the PN junction diode and the upper electrode and the lower electrode of the diode which short the base-collector of the heterojunction bipolar transistor are formed at the same time when the emitter electrode, the base electrode and the collector electrode of the heterojunction bipolar transistor are formed, the emitter structure heterojunction bipolar transistor, the diode which shorts the base-collector of the heterojunction bipolar transistor and the PN junction diode can be easily manufactured on the same substrate.

Abstract translation: 目的：提供一种发射极结构异质结双极晶体管及其制造方法，用于在制造用于使异质结双极晶体管的基极集电极短路的二极管时互连变薄或切断， PN结二极管和同相衬底上的异质结双极晶体管。 构成：通过剥离处理连续地形成异质结双极晶体管的发射极（29），基极（30）和集电极（31）。 当发射极（29）和基极（30）之间形成有短路第二基极层（24b）和第二集电极层（23b）的二极管的上部电极（32）和下部电极（33） ）形成异质结双极晶体管。 在形成异质结双极晶体管的基极（30）和集电极（31）的同时，形成PN结二极管的上电极（34）和下电极（35）。 由于在发射电极，基极和基极集电体的同时形成PN结二极管的上电极和下电极以及上电极和短路异双极晶体管的基极集电极的二极管的下电极， 形成异质结双极晶体管的集电极，可以容易地在相同的衬底上制造发射极结构异质结双极晶体管，短路异质结双极晶体管和PN结二极管的基极集电极的二极管。

公开(公告)号：KR1020000038236A

公开(公告)日：2000-07-05

申请号：KR1019980053144

申请日：1998-12-04

Applicant: 주식회사 케이티 ,  한국전자통신연구원

Inventor： 박성호 ,  이태우 ,  박문평

IPC: H01L29/78

Abstract: PURPOSE: A fabrication method of HBT(heterojunction bipolar transistor) is provided to improve an emitter ohmic contact property and simplify the manufacturing process. CONSTITUTION: An HBT fabrication method comprises the following steps. An HBT epitaxial substrate sequentially formed a semiconductor(1), a buffer layer(2), a sub-collector(3), a collector(4), a base(5), an emitter(6), and emitter cap layers(7,8) is prepared by conventional processes. By using double mask layers(9,10) having different etching selectivity, surface protrusion patterns are formed on the HBT epitaxial substrate. The lower mask layer(9) made of a photoresist layer, and the upper mask layer(10) composed of a silicon nitride. Thereby, the surface protrusion pattern has s reverse T-shaped structure due to differency of etching selectivity. Using the surface protrusion pattern having reverse T-shaped structure, an emitter ohmic electrode is formed.

Abstract translation: 目的：提供HBT（异质结双极晶体管）的制造方法，以提高发射极欧姆接触性能并简化制造工艺。 构成：HBT制造方法包括以下步骤。 HBT外延基板依次形成半导体（1），缓冲层（2），子集电极（3），集电极（4），基极（5），发射极（6）和发射极盖层 7,8）通过常规方法制备。 通过使用具有不同蚀刻选择性的双掩模层（9,10），在HBT外延衬底上形成表面突出图案。 由光致抗蚀剂层制成的下掩模层（9）和由氮化硅构成的上掩模层（10）。 因此，由于蚀刻选择性的差异，表面突起图案具有相反的T形结构。 使用具有反T形结构的表面突起图案，形成发射极欧姆电极。