中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

514 records (took 0.017 seconds)

    配线电路基板的制造方法
    61.
    发明公开
    配线电路基板的制造方法 失效

    公开(公告)号：CN1809252A

    公开(公告)日：2006-07-26

    申请号：CN200610001184.9

    申请日：2006-01-13

    Applicant: 日东电工株式会社

    Inventor： 小田高司

    IPC: H05K3/00

    CPC classification number: C25D5/022 ,  H05K1/0346 ,  H05K3/108 ,  H05K3/26 ,  H05K2201/0761 ,  H05K2203/095

    Abstract: 本发明提供一种配线电路基板的制造方法。将在绝缘层上形成规定的导体图案的配线电路基板设置在离开设置于等离子体蚀刻装置内的交流电极约20mm的位置。在交流电极的对向侧设置有接地电极。即，将配线电路基板设置于在交流电极附近发生的作为等离子体密度高的区域的外包层外。交流电源的频率优选是1GHz以下。装置内的压力优选是1.33×10－2～1.33×102Pa。此外，交流电极与接地电极的电极间距离优选是150mm以下，更优选是40～100mm。

    电路板的表面处理方法及电气装置的制造方法
    62.
    发明公开
    电路板的表面处理方法及电气装置的制造方法 失效

    公开(公告)号：CN1768558A

    公开(公告)日：2006-05-03

    申请号：CN200480009103.9

    申请日：2004-12-17

    Applicant: 索尼化学株式会社

    Inventor： 宇贺神胜

    IPC: H05K3/38 ,  H05K3/32

    CPC classification number: H05K3/26 ,  H05K2201/0761 ,  H05K2203/095

    Abstract: 本发明提供一种电路板的表面处理方法及电气装置的制造方法，该表面处理方法是在将被构图了的金属配线层(15)由保护层(18)覆盖的状态下将电路板(10)暴露于等离子体(28)，故露出于层积膜(13)之间的基体材料(11)的表面被等离子体处理，但是金属配线层(15)不会被暴露于等离子体(28)。因此，金属配线层(15)由铜构成时，即使大气进入到产生等离子体的空间中，金属配线层(15)的表面上也不会形成硝酸铜，金属配线层(15)不会老化，故在表面处理后的电路板(10)上连接电气部件时，能够得到可靠性高的电气装置。

    电子材料用基板洗净液
    63.
    发明授权
    电子材料用基板洗净液 失效

    公开(公告)号：CN1225529C

    公开(公告)日：2005-11-02

    申请号：CN00106046.5

    申请日：2000-04-20

    Applicant: 关东化学株式会社

    Inventor： 石川典夫 ,  阿部优美子 ,  森清人

    IPC: C11D1/00 ,  C11D3/20 ,  H01L21/461

    CPC classification number: H05K3/26 ,  C11D3/2075 ,  C11D11/0047 ,  H01L21/02063 ,  H05K2201/0761 ,  H05K2203/122

    Abstract: 本发明提供不腐蚀金属、能够高效率地同时去除基板表面的金属杂质和颗粒的洗净液。该洗净电子材料用基板的洗净液含有分散剂和表面活性剂中的至少一种及有机酸化合物，且该洗净液不含有碱；所述有机酸化合物是从草酸、丙二酸、苹果酸、酒石酸、柠檬酸及它们的铵盐组成的组中选择的1种或2种以上，且所述有机酸化合物的量是所述洗净液的总量的0.01～30重量%；所述表面活性剂是阴离子型或者非离子型表面活性剂；所述分散剂是磷酸酯，且所述分散剂和表面活性剂的量是所述洗净液的总量的0.0001～10重量%。

    BUS STRUCTURE WITH SEALED DIELECTRIC INTERFACE TO SEMICONDUCTOR SWITCH PACKAGE INPUT CONNECTIONS FOR REDUCED TERMINAL SPACING AND LOWER INDUCTANCE WHILE MEETING REGULATORY AGENCY REQUIREMENTS
    67.
    发明申请
    BUS STRUCTURE WITH SEALED DIELECTRIC INTERFACE TO SEMICONDUCTOR SWITCH PACKAGE INPUT CONNECTIONS FOR REDUCED TERMINAL SPACING AND LOWER INDUCTANCE WHILE MEETING REGULATORY AGENCY REQUIREMENTS 审中-公开
    带有密封介质接口的总线结构到半导体开关封装输入连接，用于减少终端间隔和下限电感法定代理机构要求

    公开(公告)号：WO2015047892A1

    公开(公告)日：2015-04-02

    申请号：PCT/US2014/056468

    申请日：2014-09-19

    Applicant: SBE, INC. ,  BRUBAKER, Michael ,  HOSKING, Terry

    Inventor： BRUBAKER, Michael ,  HOSKING, Terry

    IPC: H02G5/00

    CPC classification number: H05K1/0256 ,  H01B17/005 ,  H01B17/56 ,  H01L25/07 ,  H01L2924/0002 ,  H02M7/003 ,  H05K2201/0746 ,  H05K2201/0761 ,  H05K2201/10053 ,  H01L2924/00

    Abstract: Semiconductor switch modules have positive and negative electrical input connections which must be spaced adequately to prevent a short circuit flashover between the polarities. This terminal spacing is defined by the strike distance through air or creepage distance through air along an insulating surface between the two input connections given the operating voltage per regulatory agency requirements. The inductance of the switch connections is ultimately limited by this terminal spacing. A novel conformal solid insulation scheme between the bus structure and switch module eliminates the strike or creepage paths through air and allows for reduced terminal spacing and lower inductance while meeting regulatory agency requirements.

    Abstract translation: 半导体开关模块具有正和负电输入连接，其必须充分间隔以防止极性之间的短路闪络。 这个端子间距由给定每个管理机构要求的工作电压的两个输入连接之间通过空气的冲击距离或沿着绝缘表面的空气的爬电距离来定义。 开关连接的电感最终受到端子间距的限制。 总线结构和开关模块之间的一种新颖的保形固体绝缘方案消除了通过空气的罢工或爬电路径，并允许减小端子间距和降低电感，同时满足管理机构的要求。

Patent Agency Ranking