Abstract:
본 발명은 턴 테이블을 이용한 프레임 절단 및 반도체 패키지 분류 설비에 관한 것으로, 종래기술에 따른 프레임 절단 및 반도체 패키지 분류 설비의 경우, 이송 장치에 의한 프레임 또는 반도체 패키지의 이송에 따라서 프레임 절단 및 반도체 패키지 분류 공정의 각 단계가 진행되기 때문에, 프레임을 절단하고 반도체 패키지를 분류하는 데 긴 시간이 소비되어 반도체 패키지의 생산성이 저하되는 문제점이 발생된다. 본 발명은 상기한 문제점을 해결하기 위해서, 다수개의 척 테이블이 설치된 턴 테이블의 회전에 따라서 프레임 절단 및 반도체 패키지 분류 공정의 각 단계가 진행되는 턴 테이블을 이용한 프레임 절단 및 반도체 패키지 분류 설비를 제공한다. 본 발명에 따르면, 프레임 절단 및 반도체 패키지 분류 공정의 각 단계가 턴 테이블 상부에서 동시에 진행됨으로써, 프레임 절단 및 반도체 패키지 분류 공정에 소요되는 시간이 감소되어 반도체 패키지의 생산성을 향상시킬 수 있다. 턴 테이블, 프레임, 절단, 반도체 패키지, 분류
Abstract:
본 발명은 돌기 및 홈이 형성된 금속 부재를 이용한 적층 패키지에 관한 것으로, 종래기술에 따른 적층 패키지의 경우, 솔더 볼을 이용하여 단위 패키지들을 조립하기 때문에, 단위 패키지에 작용하는 열적 스트레스로 인하여 휨이 발생하여 단위 패키지들 간의 접합성이 감소하며, 솔더 볼 피치의 감소와 크기의 소형화로 인하여 솔더 볼의 높이가 반도체 칩의 높이보다 낮거나 이웃한 솔더 볼 사이에 쇼트가 발생하는 문제가 발생되었다. 본 발명은 상기한 문제를 해결하기 위해서, 피적층 단위 패키지의 배선 기판 상부면에 형성된 제 1 금속 부재와 적층 단위 패키지의 배선 기판 하부면에 형성된 제 2 금속 부재가 결합하여 조립되는 돌기 및 홈이 형성된 금속 부재를 이용한 적층 패키지를 제공한다. 본 발명에 따르면, 용융시키는 방법이 아닌 밀어 넣는 방법으로 금속 부재들을 결합하기 때문에, 단위 패키지에 작용하는 열적 스트레스를 감소시켜 단위 패키지들 간의 양호한 접합성을 확보하고, 결합된 금속 부재의 높이를 반도체 칩의 높이보다 높게 형성하여 적층 패키지를 구현하는 것이 가능해지며, 결합된 금속 부재의 폭을 좁게 형성하여 이웃한 금속 부재들 사이에 쇼트가 발생하는 것을 방지할 수 있다. 돌기, 홈, 금속 부재, 솔더 볼, 적층 패키지
Abstract:
본 발명은 웨이퍼에 부착되는 테이프의 두께를 균일하게 하기 위하여, 웨이퍼가 탑재되는 웨이퍼 고정 테이블과 그 웨이퍼 고정 테이블에 탑재된 웨이퍼의 상부에서 웨이퍼 일면 전체에 압력을 가하여 테이프를 압착하는 테이프 압착 디스크를 포함하는 웨이퍼용 테이프 부착 장치를 제공한다. 평면 압착 방식으로서 테이프를 부착함으로써 웨이퍼에 부착된 테이프의 두께가 균일하게 된다. 따라서, 배면연마 과정에서 테이프의 두께 불균일로 인한 웨이퍼 두께 편차의 발생이 방지된다. 테이프 부착 장치, 배면연마, 보호 테이프, 라미네이션 테이프, 보호시트
Abstract:
본 발명은 와이어 본딩을 이용한 패키지 스택 및 그 제조 방법에 관한 것이다. 본 발명의 패키지 스택은 적층되는 개별 패키지 사이의 전기적 연결 방식으로 기존의 솔더 볼 대신에 칩 범프 또는 이방성 접속 테이프와 와이어 본딩을 이용한다. 제1 패키지는 집적회로 칩의 활성면과 배선기판의 윗면이 칩 범프 또는 이방성 접속 테이프를 통하여 연결된다. 제2 패키지는 집적회로 칩의 뒷면이 배선기판의 윗면에 부착되고 본딩 와이어를 통하여 집적회로 칩의 활성면이 배선기판의 윗면에 전기적으로 연결된다. 제1 패키지는 제2 패키지 위쪽에 적층되고, 제2 패키지의 활성면은 칩 범프 또는 이방성 접속 테이프를 통하여 제1 패키지의 배선기판 밑면과 전기적으로 연결된다. 이러한 방식을 이용하여 개별 패키지 사이에 안정적이고 신뢰성 있는 상호 연결을 구현할 수 있다. 패키지 스택(package stack), 솔더 볼(solder ball), 와이어 본딩(wire bonding), 칩 범프(chip bump), 이방성 접속 테이프(anisotropic tape)
Abstract:
본 발명은 웨이퍼내의 반도체칩 분리방법에 관한 것으로서, 반도체 웨이퍼의 활성면상에 접착층이 형성되는 단계와, 그 접착층상에 충격흡수층(衝擊吸收層)이 적층되는 단계와, 그 반도체 웨이퍼의 배면(背面)에 대해 백 그라인딩(back grinding)이 실시되는 단계와, 그 반도체 웨이퍼가 적층된 충격흡수층이 소잉공정을 위한 지지테이프상에 마운트되는 단계와, 그 반도체 웨이퍼의 그루브를 따라 소잉이 실시되어 단위 반도체칩으로 절단되어지는 단계와, 그 단위 반도체칩이 적층된 단위 충격흡수층이 이젝팅 니들(ejecting needle)에 의해 밀어 올려지는 단계를 포함하는 것을 특징으로 한다. 이에 따라, 소잉공정에 의해 절단된 단위 반도체칩이 반도체 웨이퍼로부터 분리되는 경우에 그 단위 반도체칩에 부착된 충격흡수층이 이젝팅 니들과 접촉되어 그 충격흡수층에 의해 그 이젝팅 니들에 의한 충격이 흡수되므로, 단위 반도체칩의 크랙 발생이 억제된다. 절단, 분리, 충격, 흡수, 이젝팅, 니들, 크랙
Abstract:
A method of forming solder balls may involve forming bumps through wire boding on land patterns of a circuit substrate. Solder cream may be applied to the bumps through screen printing. The solder cream may be melted via reflow to form solder balls in which the bumps are embedded.
Abstract:
본 발명은 웨이퍼가 놓여지는 진공 웨이퍼 척(chuck)과, 상기 웨이퍼 척 상부면에 부착된 익스펜딩 테이프(expanding tape), 및 반도체 다이를 흡착하는 콜렛(collet)과 콜렛의 일측에 고정된 트랜스퍼 헤드(transfer head)를 구비하는 반도체 다이 어태치 장치를 이용하여 워피지를 제거하기 위한 반도체 칩 패키지용 다이 어태치 방법으로서, 상기 익스펜딩 테이프 위에 실장된 웨이퍼 위에, 미리 절단된 강성도(stiffness)가 큰 박판과 접착층(adhesive layer)을 포함하는 개별 스페이서를 상기 웨이퍼에 압착하는 단계와, 상기 스페이서가 부착된 웨이퍼를 복수개의 다이로 분리(dicing)시키는 단계와, 상기 스페이서가 부착되어 워피지가 제거된 다이를 픽업(pick-up)하는 단계,및 상기 스페이서가 부착되어 워피지가 제거된 다이를 기판(substrate)위에 부착시키는 단계를 포함하� �� 것을 특징으로 한다. 이에 따르면, 개별 다이의 워피지를 보정하여 다이 어태치할 수 있으므로 디스펜싱 공정이 생략될 수 있어 생산성이 향상되고 박형 다이의 크랙 발생을 방지할 수 있다. 워피지, 다이 어태치, 스페이서, 웨이퍼, 디스펜싱
Abstract:
반도체 소자 검사용 소켓 클리너(cleaner)에 관해 개시한다. 이를 위해 본 발명은 중앙에 진동부 탈착수단이 형성되어 있는 연마 코어(Core)와, 상기 연마 코어의 외곽을 따라 형성되고 표면에는 연마분(abrasive)이 코팅된 평판형 연마수단과, 상기 연마 코어에 부착되어 상기 연마 코아 및 연마수단에 진동을 전달하는 진동부를 구비하는 것을 특징으로 하는 반도체 소자 검사용 소켓 크린너를 제공한다. 따라서 소켓 크린너의 진동에 의해 소켓 내부에 있는 솔더 박편(solder flake)을 효과적으로 제거할 수 있다.
Abstract:
본 발명은 반도체 다이(Die)를 픽업(Pick Up)하는 반도체 다이 픽업 장치 및 방법에 관한 것이다. 본 발명에 따른 반도체 다이 픽업 장치는 반도체 다이를 픽업하는 트랜스퍼 헤드(Transfer Head)와, 트랜스퍼 헤드 하단에 형성되어 반도체 다이를 진공 흡착하는 콜렛(Collet), 및 트랜스퍼 헤드를 가열시키는 발열 수단을 포함하는 것을 특징으로 한다. 그리고, 본 발명에 따른 반도체 다이 픽업 방법은 접착 테이프가 예열되는 제 1 단계와, 가열된 트랜스퍼 헤드가 픽업되는 반도체 다이 상부로 이동되는 제 2 단계와, 콜렛에 의해 반도체 다이가 진공 흡착 및 가열되는 제 3 단계, 및 트랜스퍼 헤드에 의해 반도체 다이가 픽업되는 제 4 단계를 포함하는 것을 특징으로 한다. 이에 따르면, 픽업되는 반도체 다이가 접착된 접착 테이프 부위만의 접착력이 국부적으로 상실됨으로써 픽업되지 않은 반도체 다이들이 접착 테이프 상에서 흐트러지지 않게 되고, 이에 따라 반도체 다이가 반도체 다이 픽업 장치에 의해 픽업되지 못하는 경우가 발생되거나 오염 및 손상되는 것이 방지된다.
Abstract:
PURPOSE: A semiconductor package and a manufacturing method thereof are provided to prevent the failure of wire-bonding due to an adhesive layer, to restrain the failure of under-coverage due to the restoring of warpage in a semiconductor chip, and to remove adhesive voids between the chip and a substrate by enhancing the structure of the adhesive layer. CONSTITUTION: A semiconductor package(200) includes a substrate(120), a semiconductor chip(110) with a first outer edge(113) on the substrate, an adhesive layer with a second outer edge, and a first connection member(130) for connecting electrically the substrate and the chip. The adhesive layer is used for attaching the chip to the substrate. The adhesive layer is formed within the first outer edge on the substrate. An exposed portion of the substrate is formed within the second outer edge. The exposed portion of the substrate includes an opening connected with the second outer edge.