-
71.发明公开
公开(公告)号：KR1020160121189A
公开(公告)日：2016-10-19
申请号：KR1020150050840
申请日：2015-04-10
Applicant: 삼성전자주식회사
IPC: H04N5/378 , H04N5/3745 , H04N5/374
CPC classification number: H04N5/37455 , H04N5/3658 , H04N5/374 , H04N5/378
Abstract: 아날로그디지털변환기의선형성을개선하는이미지센서및 이를포함하는이미지처리시스템이개시된다. 본발명의이미지센서는각각이제1 내지제m(2 이상의정수) 칼럼라인들중 해당칼럼라인에연결되어, 픽셀신호를출력하는복수의픽셀들을포함하는픽셀어레이, 각각이제1 내지제m 칼럼라인들중 대응하는픽셀신호를수신하고, 수신한픽셀신호를램프신호와비교하여, 상기픽셀신호를디지털픽셀신호로변환하는복수의아날로그-디지털변환기들, 및상기복수의아날로그-디지털변환기들중 적어도하나의입력에연결되어, 다른아날로그-디지털변환기들의동작에의한영향을차단하는차단회로를포함한다.
-
公开(公告)号：KR101634359B1
公开(公告)日：2016-06-28
申请号：KR1020090090197
申请日：2009-09-23
Applicant: 삼성전자주식회사
Abstract: 클럭신호의변화를통하여이득을제어하는아날로그-디지털컨버터및 이를포함하는이미지센서가개시된다. 본발명의아날로그-디지털컨버터는입력신호및 클럭신호를입력받아상기클럭신호에기초하여클럭신호에응답하여, 입력신호를시그마-텔타변조신호로변조하여변조된디지털출력신호를출력하는시그마-델타모듈레이터(modulator); 및아날로그- 디지털변환시간에맞추어상기클럭신호의주기마다상기디지털출력신호를누산하여얻은누산출력값을출력하는누산기(accumulator)를포함하며, 상기아날로그-디지털변환시간에포함되는상기클럭신호의클럭수를가변함으로써그 이득이가변된다.
-
公开(公告)号：KR1020150012519A
公开(公告)日：2015-02-04
申请号：KR1020130088113
申请日：2013-07-25
Applicant: 삼성전자주식회사
Abstract: 본 발명에 따른 이미지 센서는 행 단위 및 열 단위로 구분되는 복수의 픽셀들을 포함하는 센서 어레이, 램프 인에이블 신호에 응답하여 특정한 기울기로 증가 또는 감소하는 램프 신호를 생성하는 램프 신호 발생기 그리고 상기 복수의 픽셀들과 열 단위로 전기적으로 연결되고, 상기 복수의 픽셀들 각각의 출력신호와 상기 램프 신호를 비교하여 시간 정보로 변환하고, 카운터 인에이블 신호에 응답하여 상기 시간 정보를 디지털 정보로 변환하는 아날로그-디지털 변환기를 포함하고, 상기 카운터 인에이블 신호는 상기 램프 인에이블 신호보다 미리 설정된 시간 지연 이후에 활성화된다.
Abstract translation: 本发明提供一种图像传感器及其控制方法。 根据本发明，图像传感器包括：传感器阵列，包括由列和行分隔的多个像素; 灯信号发生器，其响应于灯使能信号而产生增加或减小到特定斜率的灯信号; 以及按像素逐个电连接的模拟数字转换器，通过比较每个输出信号和像素的每个灯信号将其转换为时间信息，并响应于计数器使能信号将该时间信息转换成数字信息。 计数器使能信号在灯启用信号之后的预设时间延迟中被激活。
-
公开(公告)号：KR1020140067695A
公开(公告)日：2014-06-05
申请号：KR1020120135263
申请日：2012-11-27
Applicant: 삼성전자주식회사
IPC: H04N5/369
CPC classification number: H04N5/378 , H04N5/3742
Abstract: According to an embodiment of the present invention, the present invention relates to an image sensor capable of leading two rows among a plurality of rows. The image sensor includes: a pixel array including a plurality of rows and a plurality of columns; a pair of first columns and a pair of second columns among a plurality of columns; a pair of analog-digital converters; and a switch arranging circuit connecting the pair of the first columns and the pair of the analog-digital converters by responding to the first switch control signals.
Abstract translation: 根据本发明的实施例，本发明涉及一种能够引导多行中的两行的图像传感器。 图像传感器包括：包括多个行和多个列的像素阵列; 多列中的一对第一列和一对第二列; 一对模拟数字转换器; 以及通过响应于所述第一开关控制信号而连接所述一对第一列和所述一对所述模拟数字转换器的开关布置电路。
-
公开(公告)号：KR1020130101209A
公开(公告)日：2013-09-13
申请号：KR1020120022163
申请日：2012-03-05
Applicant: 삼성전자주식회사
CPC classification number: G11C7/06 , G11C7/10 , G11C7/1033 , G11C7/1051 , G11C7/22 , G11C19/00 , G11C27/02 , H01L27/146 , H01L27/14634 , H01L27/14643
Abstract: PURPOSE: A line memory and a CMOS image integrated circuit device using the same read out data of the line memory at high speed by a read clock signal shorter than the maximum delay time. CONSTITUTION: Multiple memory cells (152) are adjacent to each other and arranged in a row. One sense amplifier (154) is provided. A pair of data lines (156) connects the multiple memory cells and the sense amplifier and transmits data stored in each memory cell to the sense amplifier with different lengths of delay time. A data output unit (158) is connected to an output terminal of the sense amplifier and continuously outputs data in order of the arrangement of the multiple memory cells by synchronizing with a read clock signal shorter than the maximum delay time among the different lengths of delay time.
Abstract translation: 目的：一种线路存储器和CMOS图像集成电路器件，通过比最大延迟时间短的读取时钟信号，以高速读出行存储器的数据。 构成：多个存储器单元（152）彼此相邻并排成一行。 提供一个读出放大器（154）。 一对数据线（156）连接多个存储器单元和读出放大器，并将存储在每个存储单元中的数据传送到具有不同长度的延迟时间的读出放大器。 数据输出单元（158）连接到读出放大器的输出端，并通过与延迟时间不同的延迟时间短的读时钟信号同步地连续输出多个存储单元的配置顺序的数据 时间。
-
Patent Agency Ranking
公开(公告)号：KR1020110021426A
公开(公告)日：2011-03-04
申请号：KR1020090079218
申请日：2009-08-26
Applicant: 삼성전자주식회사
IPC: H03M1/12
Abstract: PURPOSE: An analog-to-digital converter and an image processing devices having the same are provided to efficiently reduce an off-set component which is generated from an amplifier by using a correlated double sampling circuit and a delta-sigma analog digital converter. CONSTITUTION: In an analog-to-digital converter and an image processing devices having the same, a correlated double sampling circuit(110) outputs a correlated double sampling rest signal and correlated double sampling image signal by performing correlated double sampling of the reset signal and the image signal form a pixel respectively. A delta-sigma analog digital converter(120) generates a first digital code by converting a correlated double sampled reset signal to a delta-sigma analog-digital. The delta-sigma analog digital converter(120) generates a second digital code by converting the correlated double sampled reset signal to a delta-sigma analog-digital. The delta-sigma analog digital converter outputs the difference between the first digital code and the second digital code.
Abstract translation: 目的：提供一种模拟 - 数字转换器和具有该模拟数字转换器的图像处理装置，以通过使用相关的双采样电路和Δ-Σ模拟数字转换器来有效地减少从放大器产生的偏移分量。 构成：在模拟数字转换器和具有该数字转换器的图像处理装置中，相关双重采样电路（110）通过执行复位信号的相关双重采样来输出相关的双采样静止信号和相关的双采样图像信号，以及 图像信号分别形成像素。 Δ-Σ模拟数字转换器（120）通过将相关的双采样复位信号转换为Δ-Σ模拟数字来产生第一数字码。 Δ-Σ模拟数字转换器（120）通过将相关的双采样复位信号转换成Δ-Σ模拟数字来产生第二数字码。 Δ-Σ模拟数字转换器输出第一数字码和第二数字码之间的差值。
-
公开(公告)号：KR1020110020529A
公开(公告)日：2011-03-03
申请号：KR1020090078192
申请日：2009-08-24
Applicant: 삼성전자주식회사 , 연세대학교 산학협력단
IPC: H04N5/335
CPC classification number: H04N5/378 , H03M1/1023 , H03M1/56
Abstract: PURPOSE: A CMOS image sensor and an image signal detecting method for the same are provided to expand a dynamic range of the detect signal by inputting the detected signal directly to a comparator. CONSTITUTION: A CMOS image sensor comprises a photodiode, a switch, and a comparator(31). The switch transfers the signal detected with the photo diode to a sensing node. A comparator is electrically connected to the sensing node. The comparator compares the sensed signal and the detected lamp signal of the sensing node. The comparator maintains the reset offset of the comparator as an offset voltage level of the level predetermined voltage level during an initialization mode.
Abstract translation: 目的：提供CMOS图像传感器及其图像信号检测方法，通过将检测信号直接输入到比较器来扩展检测信号的动态范围。 构成：CMOS图像传感器包括光电二极管，开关和比较器（31）。 开关将用光电二极管检测到的信号传输到感测节点。 比较器电连接到感测节点。 比较器比较感测节点的感测信号和检测到的灯信号。 在初始化模式期间，比较器将比较器的复位偏移保持为电平预定电压电平的偏移电压电平。
-
公开(公告)号：KR100888031B1
公开(公告)日：2009-03-09
申请号：KR1020060102565
申请日：2006-10-20
Applicant: 삼성전자주식회사
CPC classification number: H03F3/005 , H03F3/45475 , H03F2203/45514 , H03F2203/45551
Abstract: 여기에 개시된 비율-독립 스위치 커패시터 증폭기는 제 1 입력 전압을 제 1 샘플링 전압으로 샘플링하고 상기 제 1 입력 전압이 차단되는 구간 동안 상기 제 1 샘플링 전압의 레벨을 두 배로 증가시키는 제 1 샘플링 회로, 제 2 입력 전압을 제 2 샘플링 전압으로 샘플링하고 상기 제 2 입력 전압이 차단되는 구간 동안 상기 제 2 샘플링 전압의 레벨을 두 배로 증가시키는 제 2 샘플링 회로, 그리고 상기 제 1 샘플링 전압 및 상기 제 2 샘플링 전압의 차이를 출력하는 차동 증폭 회로를 포함하는 것을 특징으로 한다.
-
79.发明授权
公开(公告)号：KR100878304B1
公开(公告)日：2009-01-14
申请号：KR1020060108516
申请日：2006-11-03
Applicant: 삼성전자주식회사
IPC: H03M1/12
CPC classification number: H03M1/1245 , H03M1/403 , H04N5/3575
Abstract: 여기에 개시된 싸이클릭 아날로그 디지털 변환 장치는 리셋 전압을 샘플링하고, 상기 샘플링된 리셋 전압을 두 배 증폭시키고, 상기 두 배 증폭된 리셋 전압에서 제 1 기준 전압을 감산하는 제 1 상호연관 이중 샘플링 회로, 신호 전압을 샘플링하고, 상기 샘플링된 신호 전압을 두 배 증폭시키고, 상기 두 배 증폭된 신호 전압에서 제 2 기준 전압을 감산하는 제 2 상호연관 이중 샘플링 회로, 상기 제 1 및 제 2 상호 연관 이중 샘플링 회로의 감산 결과들의 차이를 출력하는 차동 증폭 회로, 상기 차동 증폭 회로의 출력과 소정의 비교전압을 비교하고, 디지털 값으로서 비교 결과를 출력하는 비교 회로; 그리고 상기 디지털 값에 응답해서 상기 제 1 기준 전압 및 상기 제 2 기준전압의 입력 타이밍을 제어하는 디지털-아날로그 변환기를 포함한다.
-
公开(公告)号：KR100830583B1
公开(公告)日：2008-05-22
申请号：KR1020060111805
申请日：2006-11-13
Applicant: 삼성전자주식회사
IPC: H04N5/374
CPC classification number: H01L27/14603 , H01L27/14645 , H01L2924/0002 , H04N5/35554 , H04N5/37452 , H01L2924/00
Abstract: 씨모스 이미지 센서의 픽셀은, 포토 다이오드와, 제1 스위치를 통해 상기 포토 다이오드에 연결된 부유 확산 노드, 그리고 상기 부유 확산 노드의 전압에 응답하여 동작하는 소스 팔로워를 포함한다. 상기 부유 확산 노드의 전압은 용량성 결합을 통해 상기 소스 팔로워로 전달된다.
-
-
-
-
-
-
-
-
-
Search Results
185
records
(took 0.028 seconds)
