고성능 시스템의 상호 연결망 구조
    71.
    发明授权
    고성능 시스템의 상호 연결망 구조 失效
    高性能系统的互连结构

    公开(公告)号:KR100248073B1

    公开(公告)日:2000-03-15

    申请号:KR1019970071076

    申请日:1997-12-19

    Abstract: 경제성을 고려하여 핀 개수를 줄이고, 고대역폭을 위하여 많은 포트를 갖는 "엑센트(Xcent)" 라우터는 단일점(signle-ended) 신호 방식을 사용한다. 이러한 단일점 신호 전송 규칙을 갖는 라우터를 케이블을 사용해 연결할 경우, 케이블의 잡음 면역성을 고려하여 차동신호와 단일점 신호를 변환하는 케이블 정합 카드가 필요하다.
    본 발명은 케이블 정합 카드를 사용할 때 케이블의 연결 상태 및 상대방 케이블 정합 카드의 전원 상태를 라우터의 출력 포트에 전달하고, 가시적으로 케이블의 연결 상태와 포트의 동작 상태를 보여줄 수 있는 고성능 시스템의 상호 연결망 구조에 관한 것이다.

    이중 상호 연결망을 위한 포트 중재 장치 및 그 중재방법
    72.
    发明授权
    이중 상호 연결망을 위한 포트 중재 장치 및 그 중재방법 失效
    用于重复互连网络的端口仲裁设备

    公开(公告)号:KR100243093B1

    公开(公告)日:2000-02-01

    申请号:KR1019970046099

    申请日:1997-09-08

    Abstract: 본 발명은 여러 개의 노드가 이중 상호연결망으로 연결된 병렬 컴퓨터 시스템의 각 노드에 존재하는 메시지 송신 인터페이스에서, 2 개의 송신 포트에 대한 4 개의 송신 제어기로부터의 사용 요구를 중재하는 포트 중재 장치 및 그 중재 방법에 관한 것이다.
    포트 중재 장치는 4 개의 포트 선택기와 2 개의 포트 중재기를 포함하고 있는데, 포트 선택기는 송신 제어기로부터 포트 사용 요구가 들어오면 두 개의 포트중 하나를 선택하여 포트 중재기에게 알려주는 역할을 수행하며, 포트 중재기는 송신 제어기들로부터의 요구를 중재하여 하나의 송신 제어기에게 포트의 사용권을 부여하는 제어 동작을 수행한다.
    본 발명은 각 노드에서 이중 상호연결망으로 연결된 두 개의 송신 포트에 대한 송신 제어기들로부터의 사용 요구를 효율적으로 중재하는 장치 및 방법을 제시한 것으로, 클럭 단위(clock-level)로 두 포트의 상태를 점검하여 신속하고 효과적으로 포트 중재를 수행함으로써 두 송신 포트의 이용률을 극대화할 수 있으며, 궁극적으로 이중 상호연결망의 이용률을 높이고 노드간 메시지 전송 시간을 줄이고 메시지 전송률(bandwidth)을 증대시키는 효과를 얻게 되어 이중 상호연결망으로 연결된 병렬 컴퓨터 시스템의 전체 성능을 높이는데 기여한다.

    고성능 시스템의 상호 연결망 구조
    73.
    发明公开
    고성능 시스템의 상호 연결망 구조 失效
    高性能系统的互联网络结构

    公开(公告)号:KR1019990051708A

    公开(公告)日:1999-07-05

    申请号:KR1019970071076

    申请日:1997-12-19

    Abstract: 경제성을 고려하여 핀 개수를 줄이고, 고대역폭을 위하여 많은 포트를 갖는 "엑센트(Xcent)" 라우터는 단일점(signle-ended) 신호 방식을 사용한다. 이러한 단일점 신호 전송 규칙을 갖는 라우터를 케이블을 사용해 연결할 경우, 케이블의 잡음 면역성을 고려하여 차동신호와 단일점 신호를 변환하는 케이블 정합 카드가 필요하다.
    본 발명은 케이블 정합 카드를 사용할 때 케이블의 연결 상태 및 상대방 케이블 정합 카드의 전원 상태를 라우터의 출력 포트에 전달하고, 가시적으로 케이블의 연결 상태와 포트의 동작 상태를 보여줄 수 있는 고성능 시스템의 상호 연결망 구조에 관한 것이다.

    크로스바 스위치에서 태그 경로제어를 위한 중재 요청 제어장치 및 그 중재 요청 제어방법
    74.
    发明授权
    크로스바 스위치에서 태그 경로제어를 위한 중재 요청 제어장치 및 그 중재 요청 제어방법 失效
    仲裁请求控制单元和使用标签的交叉开关路由方法

    公开(公告)号:KR100205074B1

    公开(公告)日:1999-06-15

    申请号:KR1019960062703

    申请日:1996-12-07

    Abstract: 본 발명은 플릿(flit) 단위 cut-through 방식의 경로제어를 수행하는 크로스바 상호연결망에 적합한 크로스바 라우팅 스위치를 구성하는 중재 요청 제어 장치 그 제어방법에 관한 것으로서, 본 발명의 중재 요청 장치가 적용되는 크로스바 라우팅 스위치는 독자적인 패킷 형태와 경로 제어 방법을 가지고 있으며 망 제어 기능등 여러가지 독자적인 기능을 제공한다. 본 발명은 상기 크로스바 라우팅 스위치의 기능중 데이터 패킷의 태그 플릿을 해석하여 일반 패킷 전송, 긴급 패킷 전송, 그리고 브로드캐스트 전송을 구분하여 해당 전송의 중재를 요청하는 기능과, 망 제어 패킷의 경우 해당 포트를 분리 또는 결합시키는 기능, 그리고 정의된 형태의 태그가 아니거나 잘못된 목적지 주소로 데이터 전송을 요구하는 경우 패킷을 자동적으로 제거하는 패킷 제거 신호 구동기능을 수행하는 중재 요청 장치의 중재요청 제어방법을 제공하는 것이다. 또한 본 발명은 기존의 단순한 목적지 주소 해석 기능외에 상기 부가적인 기능들을 제공하므로써, 고기능의 크로스바 라우팅 스위치를 구현할 수 있다.

    다중 캐시 시스템에서 지연 스누우핑 장치
    75.
    发明授权
    다중 캐시 시스템에서 지연 스누우핑 장치 失效
    用于在多速缓存系统上延迟播放的设备

    公开(公告)号:KR100152398B1

    公开(公告)日:1998-10-15

    申请号:KR1019950024204

    申请日:1995-08-05

    Inventor: 한우종

    Abstract: 본 발명은 다중 캐시를 갖는 다중처리 또는 병렬처리 시스템에서 캐시간 데이터 동일성(Cache Coherency)문제를 효과적으로 해결하기 위하여 스누우핑 방식을 사용할 때 수누우프에서 상태 변경을 시스템 버스의 주소 응답 사이클 이후로 지연시켜 시스템 버스를 통한 재전송 부담을 저감하고 불필요한 캐시 상태 천이를 방지하도록 한 다중 캐시 시스템에서 지연 스누우핑 장치에 관한 것이다.
    이러한 본 발명은 지연 스누우핑 중인 주소 정보를 일시 저장하는 지연 버퍼와, 지연 버퍼에 저장된 주소 정보와 연결 매체에서 요구되는 주소 정보를 비교하는 비교기와, 스누우핑이 필요할 때 상태 메모리의 상태를 검사하여 상태 분석기 및 제어기에 전달하고 상태 변경을 위한 주소를 생성하는 주소 발생기와, 비교기의 출력값을 검색하고 주소 발생기에서 출력되는 상태 메모리의 상태값에 따라 지연 스누우핑이 이루어지도록 스누우핑 동작을 제어하는 상태 분석기 및 제어기를 구비하여, 수누우프에서 상태 변경을 시스템 버스의 주소 응답 사이클 이후로 지연시켜 시스템 버스를 통한 재전송부담을 저감하고 불필요한 캐시 상태 천이를 방지하게 되는 것이다.

    병렬처리 컴퓨터 시스템에서 계층적 크로스바 스위치 기법을 적용한 프로세서 연결방법
    76.
    发明授权
    병렬처리 컴퓨터 시스템에서 계층적 크로스바 스위치 기법을 적용한 프로세서 연결방법 失效
    处理器连接装置应用并行计算机系统中的高级十字路口交换机的方案

    公开(公告)号:KR100146562B1

    公开(公告)日:1998-08-17

    申请号:KR1019950039780

    申请日:1995-11-04

    Abstract: 본 발명은 여러개의 컴퓨터 시스템을 상호연결하여 클러스터로 운영하고자 할 때, 컴퓨터 시스템들을 계층적 크로스바 스위치를 사용하여 크로스바 스위치의 개수를 유연하게 증가시킬 수 있는 시스템구조에 대한 것으로, 다수개의 프로세서 노드들을 소정갯수의 노드군으로 분류하는 제1과정과, 상기 과정에서 분류되어진 각 노드군들에 대하여 각각 하나의 노드군에 하나의 크로스바 스위치를 대응시키고 각 노드군에 속하는 프로세서 노드들을 해당 크로스바 스위치에 연결하는 제2과정과, 상기 과정에서 노드군에 연결되어진 크로스바 스위치들을 소정갯수의 스위치군으로 분류하는 제3과정과, 상기 과정에서 분류되어진 각 스위치군들에 대하여 각각 하나의 스위치군에 두 개의 상위 크로스바 스위치를 대응시키고 각 스위치군에 속하는 크로스� � 스위치들과 연결하는 제4과정과, 상기 과정에서 각 스위치군에 연결되어진 상위 크로스바 스위치들을 연결하는 제5과정을 포함하는 것을 특징으로 하는 병렬처리 컴퓨터 시스템에서 계층적 크로스바 스위치 기법을 적용한 프로세서 연결방법을 제공하여 시스템의 확장 또는 응용분야 및 사용용도의 시스템 자원 필요 요구에 따라 자유롭게 구성이 가능하게 한다.

    계층 상호연결망을 위한 크로스바 라우팅 스위치
    77.
    发明公开
    계층 상호연결망을 위한 크로스바 라우팅 스위치 失效
    用于层互连网络的交叉开关路由交换机

    公开(公告)号:KR1019980025418A

    公开(公告)日:1998-07-15

    申请号:KR1019960043443

    申请日:1996-10-01

    Abstract: 본 발명은 병렬처리 컴퓨터의 상호연결망을 구성하는 라우팅 스위치에 관련된 것으로서, 그 목적은 계층구조의 뛰어난 확장성과 바이트 슬라이스 개념을 통해 데이터 폭에 대한 뛰어난 확장성을 제공하는 데에 있다. 그 특징은 소정개수의 입력제어수단에서는 각각 하나씩의 입력포트들과 각 입력 데이터에 대한 조작들을 제어하고, 경로제어수단에서는 데이터 전송요구에 따른 해당 데이터를 해당 출력제어수단에 출력하고, 소정개수의 출력 제어수단에서는 각각 하나씩의 출력포트들을 제어하여 출력 데이터를 출력포트로 출력한다. 본 발명은 라우팅 스위치의 재설계나 재제작의 필요없이 라우팅 스위치의 단순한 추가로 뛰어난 데이터 확장성을 제공할 수 있다는 데에 그 효과가 있다.

    비동기식 기억장치 접근방법
    79.
    发明授权
    비동기식 기억장치 접근방법 失效
    异步记忆系统访问方法

    公开(公告)号:KR1019960004059B1

    公开(公告)日:1996-03-26

    申请号:KR1019930015713

    申请日:1993-08-13

    Abstract: sensing a request signal inputted from an exterior by an input interface; if it is determined that if a state of an input queue is full, requesting an approachment of a memory device through a connecting means; if the state of the input queue is not full, storing an input request in the input queue; if the input queue is empty, repeatedly determining whether the input request in the input queue is full; if the input queue is not empty, reading the stored input request to control a read/write operation of the memory device; determining whether the input request is read or written; if the write operation is needed, writing the data on the memory device and reading a new input request in the input queue; if the read operation is needed, reading the data on the memory device; generating an input request signal to an asynchronous output queue and if the output queue is full, waiting until the output queue is empty; if the output queue is not full, storing a response to the read request of a memory device controller; if the output queue is empty, waiting until the output queue is full; if the output queue is not empty, reading the data from the output queue; if the read data transmission is completed, checking whether the output queue is empty; and if the data transmission is not completed, repeating the transmitting operation.

    Abstract translation: 感测通过输入接口从外部输入的请求信号; 如果确定输入队列的状态是满的,则通过连接装置请求存储设备的接近; 如果输入队列的状态不满,则在输入队列中存储输入请求; 如果输入队列为空,则重复确定输入队列中的输入请求是否已满; 如果输入队列不为空,则读取所存储的输入请求以控制存储器件的读/写操作; 确定输入请求是否被读取或写入; 如果需要写入操作,则将数据写入存储器件并在输入队列中读取新的输入请求; 如果需要读取操作,则读取存储器件上的数据; 生成输入请求信号到异步输出队列,如果输出队列已满,等待直到输出队列为空; 如果输出队列未满,则存储对存储器设备控制器的读取请求的响应; 如果输出队列为空,则等待输出队列已满; 如果输出队列不为空,则从输出队列中读取数据; 如果读取数据传输完成,则检查输出队列是否为空; 并且如果数据传输未完成,则重复发送操作。

Patent Agency Ranking