公开(公告)号：BR112019006622B1

公开(公告)日：2022-06-14

申请号：BR112019006622

申请日：2017-09-21

Applicant: IBM

Inventor： SCHWARZ ERIC ,  BRADBURY JONATHAN ,  COPELAND REID ,  SILVIA MELITTA MUELLER ,  CARLOUGH STEVEN

IPC: G06F7/491

Abstract: uma instrução para executar uma operação de deslocamento e divisão é executada. a execução inclui o deslocamento de um valor em uma direção especificada por um valor selecionado para fornecer um dividendo, o valor selecionado sendo definido pelo usuário. o dividendo é dividido por um divisor para obter um quociente. pelo menos um subconjunto do quociente é selecionado como resultado. o resultado deve ser usado no processamento dentro do ambiente computacional.

公开(公告)号：BR112019006632B1

公开(公告)日：2022-06-07

申请号：BR112019006632

申请日：2017-09-21

Applicant: IBM

Inventor： BRADBURY JONATHAN ,  COPELAND REID ,  SILVIA MELITTA MUELLER ,  CARLOUGH STEVEN

IPC: G06F7/491

Abstract: uma instrução para executar uma operação de multiplicação e deslocamento é executada. a execução inclui a multiplicação de um primeiro valor e um segundo valor obtidos pela instrução para obter um produto. o produto é deslocado em uma direção especificada por uma quantidade selecionada definida pelo usuário para fornecer um resultado e o resultado é colocado em um local selecionado. o resultado deve ser usado no processamento dentro do ambiente computacional.

公开(公告)号：DE112020000286T5

公开(公告)日：2021-09-09

申请号：DE112020000286

申请日：2020-03-06

Applicant: IBM

Inventor： BRADBURY JONATHAN ,  BORNTRAEGER CHRISTIAN ,  CARSTENS HEIKO ,  SCHWIDEFSKY MARTIN ,  BUENDGEN REINHARD

IPC: G06F12/14

Abstract: Gemäß einer oder mehreren Ausführungsformen der vorliegenden Erfindung umfasst ein durch einen Computer umgesetztes Verfahren ein Berechnen eines Hash-Werts einer Seite eines Arbeitsspeichers eines Computersystems und ein Vergleichen des Hash-Werts mit einem vorher berechneten Hash-Wert der Seite. Ein Wert pro Verschlüsselung pro Seite kann beim Verschlüsseln der Seite auf Grundlage eines Bestimmens verwendet werden, dass der Hash-Wert mit dem vorher berechneten Hash-Wert übereinstimmt. Ein modifizierter Wert des Werts pro Verschlüsselung pro Seite kann beim Verschlüsseln der Seite auf Grundlage eines Bestimmens verwendet werden, dass der Hash-Wert mit dem vorher berechneten Hash-Wert nicht übereinstimmt.

公开(公告)号：DE112020000146T5

公开(公告)日：2021-09-09

申请号：DE112020000146

申请日：2020-01-16

Applicant: IBM

Inventor： RAISCH CHRISTOPH ,  KRAEMER MARCO ,  LEHNERT FRANK ,  KLEIN MATTHIAS ,  BRADBURY JONATHAN ,  JACOBI CHRISTIAN ,  BELMAR BRENTON ,  DRIEVER PETER

IPC: G06F13/10 ,  G06F13/20

Abstract: Ein Datenverarbeitungssystem (210) und ein Verfahren zur Handhabung einer Eingabe-/ Ausgabe-Speicheranweisung (30), das ein Systemnest (18) aufweist, welches durch einen Eingabe-/Ausgabebuscontroller (20) mit mindestens einem Eingabe-/Ausgabebus (22) verbunden ist. Eine Datenverarbeitungseinheit (216) ist über einen Aggregationspuffer (16) mit dem Systemnest (18) verbunden. Ein Systemnest (18) ist so konfiguriert, dass es Daten aus/in mindestens einer externen Einheit (214) asynchron lädt und/oder speichert. Die Datenverarbeitungseinheit (216) ist so konfiguriert, dass sie die Eingabe-/Ausgabe-Speicheranweisung (30) abschließt, bevor eine Ausführung der Eingabe-/Ausgabe-Speicheranweisung (30) in dem Systemnest (18) abgeschlossen ist. Eine asynchrone Kern-Nest-Schnittstelle (14) weist ein Eingabe-/Ausgabe-Statusarray (44) mit mehreren Eingabe-/ Ausgabe-Statuspuffern (24) auf. Eine System-Firmware (10) weist einen Wiederholungspuffer (52) auf, und der Kern (12) weist eine Analyse- und Wiederholungslogik (54) auf.

公开(公告)号：HUE054035T2

公开(公告)日：2021-08-30

申请号：HUE17780697

申请日：2017-10-02

Applicant: IBM

Inventor： GREINER DAN ,  SLEGEL TIMOTHY ,  ZOELLIN CHRISTIAN ,  JACOBI CHRISTIAN ,  PAPROTSKI VOLODYMYR ,  VISEGRADY TAMAS ,  BUENDGEN REINHARD ,  BRADBURY JONATHAN ,  PURANIK ADITYA

IPC: H04L9/06 ,  G06F9/30 ,  H04L9/32

公开(公告)号：SG11202105433TA

公开(公告)日：2021-06-29

申请号：SG11202105433T

申请日：2020-03-06

Applicant: IBM

Inventor： SCHWIDEFSKY MARTIN ,  CARSTENS HEIKO ,  BRADBURY JONATHAN ,  HELLER LISA

IPC: G06F12/14

Abstract: A method is provided. The method is implemented by a secure interface control of a computer that prevents unauthorized accesses to locations in a memory of the computer. The secure interface control determines that a host absolute page is not previously mapped to a virtual page in accordance with securing the host absolute page and a host virtual page is not already mapped to an absolute page in accordance with securing the host absolute page.

公开(公告)号：AU2020233947A1

公开(公告)日：2021-06-17

申请号：AU2020233947

申请日：2020-03-06

Applicant: IBM

Inventor： HELLER LISA ,  BUSABA FADI ,  BRADBURY JONATHAN

IPC: G06F12/14

Abstract: A method is provided. A secure interface control in communication with an untrusted entity perform the method. In this regard, the secure interface control implements an initialization instruction to set donated storage as secure. The implementing of the initialization instruction is responsive to an instruction call issued from the untrusted entity.

公开(公告)号：AU2020233907A1

公开(公告)日：2021-06-17

申请号：AU2020233907

申请日：2020-02-27

Applicant: IBM

Inventor： IMBRENDA CLAUDIO ,  BUSABA FADI ,  HELLER LISA ,  BRADBURY JONATHAN

IPC: G06F9/455

Abstract: According to one or more embodiments of the present invention, a computer implemented method includes initiating, by a non-secure entity that is executing on a host server, a secure entity, the non-secure entity prohibited from directly accessing any data of the secure entity. The method further includes injecting, into the secure entity, an interrupt that is generated by the host server. The injecting includes adding, by the non-secure entity, information about the interrupt into a portion of non-secure storage, which is then associated with the secure entity. The injecting further includes injecting, by a secure interface control of the host server, the interrupt into the secure entity.

公开(公告)号：AU2020214661A1

公开(公告)日：2021-06-10

申请号：AU2020214661

申请日：2020-01-14

Applicant: IBM

Inventor： RAISCH CHRISTOPH ,  KRAEMER MARCO ,  LEHNERT FRANK ,  KLEIN MATTHIAS ,  BRADBURY JONATHAN ,  JACOBI CHRISTIAN ,  BELMAR BRENTON ,  DRIEVER PETER

IPC: G06F9/30 ,  G06F13/00 ,  G06F13/20

Abstract: A data processing system (210) and a method for handling an input/output store instruction (30), comprising a system nest (18) communicatively coupled to at least one input/output bus (22) by an input/output bus controller (20). The data processing system (210) further comprises at least a data processing unit (216) comprising a core (12), a system firmware (10) and an asynchronous core-nest interface (14). The data processing unit (216) is communicatively coupled to the system nest (18) via an aggregation buffer (16). The system nest (18) is configured to asynchronously load from and/or store data to an external device (214) which is communicatively coupled to the input/output bus (22). The data processing unit (216) is configured to complete the input/output store instruction (30) before an execution of the input/output store instruction (30) in the system nest (18) is completed.

公开(公告)号：SG11202104428PA

公开(公告)日：2021-05-28

申请号：SG11202104428P

申请日：2020-01-14

Applicant: IBM

Inventor： RAISCH CHRISTOPH ,  KRAEMER MARCO ,  LEHNERT FRANK ,  KLEIN MATTHIAS ,  BRADBURY JONATHAN ,  JACOBI CHRISTIAN ,  DRIEVER PETER ,  BELMAR BRENTON

IPC: G06F13/20 ,  G06F9/30

Abstract: An input/output store instruction is handled. A data processing system includes a system nest coupled to at least one input/output bus by an input/output bus controller. The data processing system further includes at least a data processing unit including a core, system firmware and an asynchronous core-nest interface. The data processing unit is coupled to the system nest via an aggregation buffer. The system nest is configured to asynchronously load from and/or store data to at least one external device which is coupled to the at least one input/output bus. The data processing unit is configured to complete the input/output store instruction before an execution of the input/output store instruction in the system nest is completed. The asynchronous core-nest interface includes an input/output status array with multiple input/output status buffers.