-
71.
公开(公告)号:IL318195A
公开(公告)日:2025-03-01
申请号:IL31819525
申请日:2025-01-06
Applicant: PANASONIC IP CORP AMERICA , GAO JINGYING , TEO HAN BOON , LIM CHONG SOON , YADAV PRAVEEN KUMAR , ABE KIYOFUMI , NISHI TAKAHIRO , TOMA TADAMASA
Inventor: GAO JINGYING , TEO HAN BOON , LIM CHONG SOON , YADAV PRAVEEN KUMAR , ABE KIYOFUMI , NISHI TAKAHIRO , TOMA TADAMASA
Abstract: An image decoder includes circuitry and a memory connected to the circuitry. In operation, the circuitry decodes a first bitstream to acquire a first image, decodes a second bitstream to acquire specification information specifying a particular region in the first image and a second image containing image data for the particular region, and generates a third image based on the first image, the specification information, and the second image.
-
公开(公告)号:MX2023007470A
公开(公告)日:2023-07-04
申请号:MX2023007470
申请日:2020-02-05
Applicant: PANASONIC IP CORP AMERICA
Inventor: TOMA TADAMASA , NISHI TAKAHIRO , ABE KIYOFUMI , KANOH RYUICHI , HASHIMOTO TAKASHI
IPC: H04N19/52 , H04N19/105 , H04N19/109 , H04N19/124 , H04N19/146 , H04N19/156 , H04N19/159 , H04N19/167 , H04N19/176 , H04N19/436 , H04N19/53 , H04N19/533
Abstract: Un codificador (100) incluye circuitos (160) y la memoria (162). Usando la memoria (162), los circuitos (160): al codificar un bloque actual en un modo de predicción inter en el que un decodificador realiza la estimación de movimiento (modo de fusión en S201), deriva un primer vector de movimiento del bloque actual (S203); almacena, en la memoria (162), el primer vector de movimiento derivado; deriva un segundo vector de movimiento del bloque actual (S204); y genera una imagen de predicción del bloque actual realizando una compensación de movimiento usando el segundo vector de movimiento (S208). Al derivar el primer vector de movimiento, el primer vector de movimiento del bloque actual es derivado usando un primer vector de movimiento de un bloque procesado.
-
公开(公告)号:AU2023201336A1
公开(公告)日:2023-04-06
申请号:AU2023201336
申请日:2023-03-03
Applicant: PANASONIC IP CORP AMERICA
Inventor: TOMA TADAMASA , NISHI TAKAHIRO , ABE KIYOFUMI , KANOH RYUICHI , LIM CHONG SOON , SHASHIDHAR SUGHOSH PAVAN , LIAO RU LING , SUN HAI WEI , TEO HAN BOON , LI JING YA
IPC: H04N19/119 , H04N19/176 , H04N19/70
Abstract: An encoder (100) partitions into blocks using a set of block partition 5 modes obtained by combining one or more block partition modes defining a partition type. The set of block partition modes includes a first partition mode defining the partition direction and number of partitions for partitioning a first block, and a second block partition mode defining the partition direction and number of partitions for partitioning a second block which is one of blocks 10 obtained after the first block is partitioned. When the number of partitions of the first block partition mode is three, the second block is a center block among the blocks obtained after partitioning the first block, and the partition direction of the second block partition mode is same as the partition direction of the first block partition mode, the second block partition mode includes only a block 15 partition mode indicating that the number of partitions is three. 19482302_1 (GHMatters) P114923.AU.1
-
公开(公告)号:AU2019274735B2
公开(公告)日:2022-12-15
申请号:AU2019274735
申请日:2019-05-09
Applicant: PANASONIC IP CORP AMERICA
Inventor: TOMA TADAMASA , NISHI TAKAHIRO , ABE KIYOFUMI , KANOH RYUICHI , LIM CHONG SOON , SHASHIDHAR SUGHOSH PAVAN , LIAO RU LING , SUN HAI WEI , TEO HAN BOON , LI JING YA
IPC: H04N19/119 , H04N19/176 , H04N19/70
Abstract: A coding device (100) performs division into a plurality of blocks by using a block division mode set obtained by combining one or more block division modes which define division types. The block division mode set comprises: a first block division mode in which the number of divisions and the dividing direction for dividing a first block are defined; and a second block division mode in which the number of divisions and the dividing direction for dividing a second block, which is one of blocks acquired by dividing the first block are defined. When a division in the first block mode results in three blocks, the second block is the center block among the blocks acquired by dividing the first block, and the dividing direction of the second block division mode is the same as the dividing direction of the first block division mode, then the second block division mode includes only a block division mode in which a division results in three blocks.
-
公开(公告)号:PL3637767T3
公开(公告)日:2022-08-22
申请号:PL18832876
申请日:2018-07-11
Applicant: PANASONIC IP CORP AMERICA
Inventor: OHKAWA MASATO , SAITOU HIDEO , TOMA TADAMASA , NISHI TAKAHIRO , ABE KIYOFUMI , KANOH RYUICHI
IPC: H04N19/12 , H04N19/157 , H04N19/176 , H04N19/60 , H04N19/625
-
公开(公告)号:MY190934A
公开(公告)日:2022-05-23
申请号:MYPI2018000862
申请日:2016-12-01
Applicant: PANASONIC IP CORP AMERICA
Inventor: NISHI TAKAHIRO , TERADA KENGO , KOASHI YUI , TOMA TADAMASA
Abstract: Provided is a three-dimensional data encoding method capable of providing random access functionality for encoded three-dimensional data. The three-dimensional data encoding method is a three-dimensional data encoding method for encoding three-dimensional data (111), the method including: dividing (S103) the three-dimensional data (111) into first processing units, each being a random access unit and being associated with three-dimensional coordinates; and encoding (S104) each of the first processing units to generate encoded three-dimensional data (112). Figure 7.
-
公开(公告)号:MX2020012178A
公开(公告)日:2022-05-03
申请号:MX2020012178
申请日:2019-05-09
Applicant: PANASONIC IP CORP AMERICA
Inventor: LIM CHONG SOON , SUN HAI WEI , TOMA TADAMASA , NISHI TAKAHIRO , ABE KIYOFUMI , KANOH RYUICHI , TEO HAN BOON , SHASHIDHAR SUGHOSH PAVAN , LI JING YA , LIAO RU LING
IPC: H04N19/119 , H04N19/176 , H04N19/70
Abstract: Un codificador (100) parte en bloques mediante el uso de un conjunto de modos de partición de bloque obtenidos al combinar uno o más modos de partición de bloque que definen un tipo de partición. El conjunto de modos de partición de bloque incluye un primer modo de partición que define la dirección de partición y el número de particiones para partir un primer bloque, y un segundo modo de partición de bloque que define la dirección de partición y el número de particiones para partir un segundo bloque el cual es uno de los bloques obtenidos después de que se parte el primer bloque. Cuando el número de particiones del primer modo de partición de bloque es tres, el segundo bloque es un bloque central entre los bloques obtenidos después de partir el primer bloque, y la dirección de partición del segundo modo de partición de bloque es la misma que la dirección de partición del primer modo de partición de bloque, el segundo modo de partición de bloque incluye solo un modo de partición de bloque que indica que el número de particiones es tres.
-
公开(公告)号:BR112021021364A2
公开(公告)日:2022-04-26
申请号:BR112021021364
申请日:2020-06-09
Applicant: PANASONIC IP CORP AMERICA
Inventor: ABE KIYOFUMI , TOMA TADAMASA , NISHI TAKAHIRO , KATO YUSUKE
IPC: H04N19/13
Abstract: codificador, descodificador, método de codificação e método de decodificação. um codificador (100) inclui loops e memória acoplada aos loops. em operação, o loop limita um número total de processos de codificação adaptativa de contexto e codifica um bloco em uma imagem; e ao codificar o bloco, em um caso onde transformação ortogonal é aplicada ao bloco e em um caso onde nenhuma transformação ortogonal é aplicada ao bloco, codifica um sinalizador de informação sobre coeficiente através de codificação adaptativa de contexto quando o número total de processos está dentro de uma faixa permitida para o número total de processos, ignora a codificação do sinalizador de informação sobre coeficiente quando o número total de processos não está dentro da faixa permitida, codifica informação sobre valor restante através de codificação de golomb-rice quando o sinalizador de informação sobre coeficiente é codificado, quando a codificação do sinalizador de informação sobre coeficiente é ignorada no caso onde transformação ortogonal é aplicada ao bloco, executa um processo de conversão e codifica o valor de coeficiente através de codificação de golomb-rice e, quando a codificação do sinalizador de informação sobre coeficiente é ignorada no caso onde nenhuma transformação ortogonal é aplicada ao bloco, ignora a execução do processo de conversão e codifica o valor de coeficiente através de codificação de golomb-rice.
-
公开(公告)号:BR122021025020A2
公开(公告)日:2022-03-15
申请号:BR122021025020
申请日:2020-05-20
Applicant: PANASONIC IP CORP AMERICA
Inventor: ABE KIYOFUMI , TOMA TADAMASA , NISHI TAKAHIRO , DRUGEON VIRGINIE , KATO YUSUKE
IPC: H04N19/70
Abstract: codificador, decodificador e mídia legível por computador não transitória. a presente invenção refere-se a um conjunto de circuitos (160) de um codificador (100) que é configurado para codificar uma imagem de acordo com uma estrutura de codificação, incluindo uma figura de ponto de acesso aleatório intra (irap), figura dianteiras a serem emitidas antes da figura de irap na ordem de emissão e figuras traseiras a serem emitidas após a figura de irap na ordem de emissão. quando a imagem é codificada, o conjunto de circuitos (160) codifica, de acordo com uma sinalização em um fluxo de bits, no máximo uma figura traseira entre as figuras traseiras antes de codificar as figuras dianteiras na ordem de codificação, e codifica as figuras traseiras diferentes de, no máximo, uma figura traseira após codificação das figuras dianteiras na ordem de codificação. a sinalização indica se uma imagem de cada uma das unidades de acesso no fluxo de bits é uma figura de campo. o conjunto de circuitos (160) codifica no máximo uma figura traseira antes de codificar as figuras dianteiras na ordem de codificação quando a sinalização indica que a figura é uma figura de campo.
-
公开(公告)号:BR112021026080A2
公开(公告)日:2022-02-08
申请号:BR112021026080
申请日:2020-08-28
Applicant: PANASONIC IP CORP AMERICA
Inventor: KIYOFUMI ABE , SAITOU HIDEO , OHKAWA MASATO , TOMA TADAMASA , NISHI TAKAHIRO , KATO YUSUKE
Abstract: codificador, decodificador, método de codificação e método de decodificação. é fornecido um codificador (100) que inclui: conjunto de circuitos (a1); e memória (a2) acoplada ao conjunto de circuitos (a1). em operação, o conjunto de circuitos (a1): realiza um processo de mapeamento de mapeamento de luma com escalonamento de croma (lmcs) para transformar um primeiro espaço de valor de pixel aplicado a um sinal de imagem de exibição de luma em um segundo espaço de valor de pixel aplicado a um sinal de processo de codificação luma, usando segmentos de linha que formam uma curva de transformada, em que cada uma das quais corresponde a uma seção diferente dentre as seções obtidas pela partição do primeiro espaço de valor de pixel; e codifica uma imagem, e na realização do lmcs, o conjunto de circuitos determina a curva de transformada de modo que dentre os valores de limite no segundo espaço de valor de pixel que estão localizados nos limites entre os segmentos de linha, um primeiro valor obtido pela divisão de um valor de limite por uma largura de base definida de acordo com uma profundidade de bits da imagem não seja igual a um segundo valor obtido dividindo-se outro valor de limite pela largura de base.
-
-
-
-
-
-
-
-
-