-
公开(公告)号:FR3022688B1
公开(公告)日:2017-01-27
申请号:FR1455785
申请日:2014-06-23
Applicant: STMICROELECTRONICS (ROUSSET) SAS
Inventor: RIVERO CHRISTIAN , DELALLEAU JULIEN , BOUTON GUILHEM
IPC: H01L29/792 , H01L27/00
-
公开(公告)号:FR3038752A1
公开(公告)日:2017-01-13
申请号:FR1556621
申请日:2015-07-10
Applicant: STMICROELECTRONICS (ROUSSET) SAS
Inventor: BERNASCONI ERIC , O'CONNOR RICHARD
IPC: G06F12/14
Abstract: L'invention concerne un circuit de protection de données d'adresse mémoire, le circuit étant adapté à : recevoir, sur un bus de données d'entrée (126), des données d'écriture à écrire dans un dispositif mémoire (104), et sur un bus d'adresse (122), une adresse d'écriture correspondante ; générer une valeur de protection d'adresse sur la base de l'adresse d'écriture ; et générer des données d'écriture modifiées (WRITE DATA') sur un bus de données de sortie (128), les données d'écriture modifiées comprenant les données d'écriture et la valeur de protection d'adresse, la largeur du bus de données de sortie (128) étant plus grande que la largeur du bus de données d'entrée.
-
公开(公告)号:FR3038133A1
公开(公告)日:2016-12-30
申请号:FR1555733
申请日:2015-06-23
Inventor: BOIVIN PHILIPPE , JEANNOT SIMON
IPC: H01L27/108 , G11C7/18
Abstract: L'invention concerne une cellule mémoire comprenant un transistor de sélection (ST) ayant une grille de contrôle (GT) et une première borne de conduction (DDP) connectée à un élément à résistance variable (VZ), la cellule mémoire étant formée dans une plaquette comprenant un substrat semi-conducteur (SUB) recouvert d'une première couche isolante (IL), la couche isolante étant recouverte d'une couche active (AL) en un matériau semi-conducteur, la grille étant formée sur la couche active et présentant un flanc latéral recouvert d'une seconde couche isolante (SP), l'élément à résistance variable (VR) comprenant une première couche (VZ) couvrant un flanc latéral de la couche active dans une tranchée (TR) formée au travers de la couche active le long du flanc latéral de la grille et atteignant la première couche isolante, et une seconde couche (VZ) en un matériau à résistance variable.
-
公开(公告)号:FR3030908B1
公开(公告)日:2016-12-09
申请号:FR1462694
申请日:2014-12-18
Applicant: STMICROELECTRONICS (ROUSSET) SAS
Inventor: RIZZO PIERRE
IPC: H01Q9/04
-
">
公开(公告)号:FR3034567A1
公开(公告)日:2016-10-07
申请号:FR1552744
申请日:2015-03-31
Applicant: STMICROELECTRONICS (ROUSSET) SAS
Inventor: RIVERO CHRISTIAN , FORNARA PASCAL , ORELLANA SEBASTIAN
Abstract: De façon à par exemple améliorer le contact ohmique entre deux pièces métalliques (10, 20) situées à un niveau de métallisation (M3), on équipe ces deux pièces de deux vias déportés (101, 201) situés au niveau de métallisation (M3) et au moins partiellement au niveau de vias (V3) immédiatement supérieur. Chaque via déporté comporte par exemple un composé inoxydable ou quasi inoxydable tel qu'une couche barrière en Ti/TiN.
-
公开(公告)号:FR3007168B1
公开(公告)日:2016-10-07
申请号:FR1355727
申请日:2013-06-18
Applicant: STMICROELECTRONICS (ROUSSET) SAS
Inventor: FARISON DENIS , ROMAIN FABRICE , LAURENCIN CHRISTOPHE
IPC: G06F21/44
-
公开(公告)号:FR3007186B1
公开(公告)日:2016-09-09
申请号:FR1355440
申请日:2013-06-12
Applicant: STMICROELECTRONICS (ROUSSET) SAS
Inventor: TAILLIET FRANCOIS , BATTISTA MARC
IPC: G11C14/00
-
公开(公告)号:FR3033076A1
公开(公告)日:2016-08-26
申请号:FR1551530
申请日:2015-02-23
Applicant: STMICROELECTRONICS (ROUSSET) SAS
Inventor: LA ROSA FRANCESCO
Abstract: L'invention concerne une mémoire (M1) comprenant un plan mémoire (MA1) comprenant au moins deux rangées de cellules mémoire, un premier circuit pilote (DO) relié à une ligne de contrôle de la première rangée de cellules mémoire, et un deuxième circuit pilote (D1) relié à une ligne de contrôle de la deuxième rangée de cellules mémoire. Selon l'invention, le premier circuit pilote (DO) est réalisé dans un premier caisson (DWO), le deuxième circuit pilote est réalisé dans un deuxième caisson (DW1) isolé électriquement du premier caisson, et les deux rangées de cellules mémoire sont réalisées dans un caisson de plan mémoire (MW, PMW) isolé électriquement des premier et deuxième caissons.
-
公开(公告)号:FR3028065A1
公开(公告)日:2016-05-06
申请号:FR1460431
申请日:2014-10-30
Applicant: STMICROELECTRONICS (ROUSSET) SAS
Inventor: ARNAL CHRISTOPHE
IPC: G06F9/50
Abstract: Procédé de commande d'une unité de traitement (1) en présence d'une tâche en cours d'exécution (200) par l'unité de traitement (1). L'unité de traitement (1) étant équipée d'au moins une entrée externe (3) raccordée électriquement à une sortie correspondante de l'unité de traitement (1) et associée à un niveau de priorité d'exécution, le procédé comprend, en présence d'une requête de tâche auxiliaire générée de façon interne à l'unité de traitement (1), une génération (202) par l'unité de traitement (1) d'un signal électrique auxiliaire correspondant à la requête d'exécution de ladite tâche auxiliaire, une délivrance dudit signal électrique auxiliaire à ladite au moins une entrée externe (3), et une comparaison (215) entre les niveaux de priorité respectivement associés à ladite au moins une entrée externe (3) et à la tâche en cours d'exécution.
-
公开(公告)号:FR3084520B1
公开(公告)日:2020-08-14
申请号:FR1856886
申请日:2018-07-25
Applicant: STMICROELECTRONICS (ROUSSET) SAS
Inventor: FORNARA PASCAL , MARINET FABRICE
IPC: H01L23/00
Abstract: Circuit intégré (CI) comprenant des moyens de protection dudit circuit intégré (CI) comportant un corps électriquement conducteur à potentiel flottant (PC) situé dans le circuit intégré (CI) et ayant une quantité initiale de charges électriques, des moyens de détection (MD) configurés pour détecter une quantité de charges électriques (AC) sur ledit corps (PC) différente de la quantité initiale de charges, et des moyens de commande (MCMD) configurés pour déclencher une action de protection si la quantité de charges détectée (AC) est différente de la quantité initiale.
-
-
-
-
-
-
-
-
-