Abstract:
PROBLEM TO BE SOLVED: To provide an integrated circuit including a means which includes producing at least one temperature gradient in at least one region of an integrated circuit resulting from a flow of an electric current in at least a part of the integrated circuit during operation of the integrated circuit, and producing electrical energy through that temperature gradient. SOLUTION: The integrated circuit includes: at least one region RG containing at least one thermoelectric material MTH, which is configured to be subjected to at least one temperature gradient produced by a flow of an electric current in at least parts PSTA, PSTB of the integrated circuit during operation of the integrated circuit; and an electric conduction outputting means connected to that region RG, which transfers electric energy produced from the thermoelectric material MTH. COPYRIGHT: (C)2011,JPO&INPIT
Abstract:
Utilisation d'au moins une barrière diélectrique non poreuse (90, 91) insérée entre une partie poreuse (800) d'au moins une région diélectrique et l'un au moins de deux éléments électriquement conducteurs (L3, L4) d'une partie d'interconnexion d'un circuit intégré, pour protéger ledit circuit intégré contre un claquage de ladite au moins une région diélectrique provoqué par une conduction électrique assistée par la présence de défauts au sein de ladite au moins une région diélectrique.
Abstract:
De façon à par exemple améliorer le contact ohmique entre deux pièces métalliques (10, 20) situées à un niveau de métallisation (M3), on équipe ces deux pièces de deux vias déportés (101, 201) situés au niveau de métallisation (M3) et au moins partiellement au niveau de vias (V3) immédiatement supérieur. Chaque via déporté comporte par exemple un composé inoxydable ou quasi inoxydable tel qu'une couche barrière en Ti/TiN.
Abstract:
Utilisation d'un empilement comportant une double passivation (CPSI, CPSS) et localement gravé de façon à découvrir des plots de contact (PLCT) d'un circuit intégré situés au dessus du dernier niveau de métallisation d'une partie d'interconnexion du circuit intégré, pour protéger ledit circuit intégré contre un claquage d'au moins une région diélectrique au moins en partie poreuse séparant deux éléments électriquement conducteurs de la partie d'interconnexion du circuit intégré, claquage provoqué par une conduction électrique assistée par la présence de défauts au sein de ladite au moins une région diélectrique.
Abstract:
Le circuit intégré (IC) comprend un substrat (S) et au moins un transistor MOS (TGE) comportant une région de grille (RG) enterrée dans une tranchée (T) du substrat (S), débouchant sur une face supérieure (FS) du substrat (S), et entourée par une région diélectrique (RDI) tapissant les parois internes de la tranchée (T), une région de source (RS) et une région de drain (RD) situées respectivement dans le substrat (S) de part et d'autre de la tranchée (T) au voisinage de ladite face supérieure (FS), ladite région diélectrique (RDI) possédant une zone diélectrique supérieure (ZDS) située au moins partiellement entre une partie supérieure (PS) de la région de grille (RG) et les régions de source (RS) et de drain (RD), et une zone diélectrique inférieure (ZDI) moins épaisse que la zone diélectrique supérieure (ZDS) et située entre une partie inférieure (PI) de la région de grille (RG) et le substrat (S).
Abstract:
Procédé de détection d'un amincissement du substrat semi-conducteur d'un circuit intégré depuis sa face arrière, comprenant une mesure d'une grandeur physique représentative de la résistance entre les extrémités (EX11, EX21) de deux contacts électriquement conducteurs (C1, C2) situées à l'interface entre une région isolante (RIS) et une région de substrat sous-jacente (CS), les deux contacts électriquement conducteurs (C1, C2) s'au moins partiellement dans ladite région isolante (RIS).