公开(公告)号：CN115939139A

公开(公告)日：2023-04-07

申请号：CN202211159315.1

申请日：2022-09-22

Applicant: 三星电子株式会社

Inventor： 尹承灿 ,  黄寅灿 ,  曹健浩 ,  任廷爀 ,  洪炳鹤 ,  徐康一 ,  何铭 ,  朴宰贤 ,  M.萨雷米 ,  R.帕克 ,  H.辛卡 ,  河大元

IPC: H01L27/088 ,  H01L21/8234

Abstract: 提供了晶体管器件。一种晶体管器件包括衬底。该晶体管器件包括在衬底上具有下栅极和下沟道区的下晶体管。该晶体管器件包括具有上栅极和上沟道区的上晶体管。下晶体管在上晶体管和衬底之间。晶体管器件包括隔离区，该隔离区将下晶体管的下沟道区与上晶体管的上沟道区分开。此外，下晶体管的下栅极接触上晶体管的上栅极。还提供了形成晶体管器件的相关方法。

公开(公告)号：CN115425076A

公开(公告)日：2022-12-02

申请号：CN202210522451.6

申请日：2022-05-13

Applicant: 三星电子株式会社

Inventor： 任廷爀 ,  洪炳鹤 ,  金正洙 ,  徐康一

IPC: H01L29/778 ,  H01L21/335 ,  B82Y10/00

Abstract: 本公开提供了纳米片晶体管器件及其形成方法。纳米片晶体管器件包括晶体管堆叠，该晶体管堆叠包括具有第一纳米片宽度和下栅极宽度的下纳米片晶体管。该晶体管堆叠还包括上纳米片晶体管，该上纳米片晶体管在下纳米片晶体管上并且具有分别不同于第一纳米片宽度和下栅极宽度的第二纳米片宽度和上栅极宽度。

公开(公告)号：CN114496992A

公开(公告)日：2022-05-13

申请号：CN202111331491.4

申请日：2021-11-11

Applicant: 三星电子株式会社

Inventor： 徐康一 ,  金基一 ,  赵锡元

IPC: H01L23/544 ,  H01L25/07 ,  H01L21/50

Abstract: 提供了一种半导体架构，其包括：载体基板；提供在载体基板中的对准标记，对准标记从载体基板的第一表面提供到载体基板的第二表面；第一半导体器件，基于对准标记提供在载体基板的第一表面上；第二半导体器件，基于对准标记提供在载体基板的第二表面上并与第一半导体器件对准。

公开(公告)号：CN106611792B

公开(公告)日：2020-12-08

申请号：CN201610146132.4

申请日：2016-03-15

Applicant: 三星电子株式会社

Inventor： 金东权 ,  徐康一

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明提供了一种半导体器件及其制造方法。半导体器件包括鳍型图案，鳍型图案包括在鳍型图案的上部中的第一和第二氧化物区。鳍型图案在第一方向上延伸。第一纳米线在第一方向上延伸并与鳍型图案间隔开。栅电极围绕第一纳米线的外围并在交叉第一方向的第二方向上延伸。栅电极设置在鳍型图案的一区域上。该区域位于第一氧化物区和第二氧化物区之间。第一源/漏极设置在第一氧化物区上并与第一纳米线的端部分连接。

公开(公告)号：CN111081776A

公开(公告)日：2020-04-28

申请号：CN201910993036.7

申请日：2019-10-18

Applicant: 三星电子株式会社

Inventor： 洪俊顾 ,  B.J.奥布拉多维克 ,  徐康一 ,  M.S.罗德

IPC: H01L29/78 ,  H01L21/336 ,  H01L27/088

Abstract: 本发明涉及场效应晶体管、制造其的方法和包括其的片上系统。该制造场效应晶体管的方法包括在衬底上形成鳍、在鳍的彼此相反侧上形成源电极和漏电极、在鳍的位于源电极和漏电极之间的沟道部分上形成栅极堆叠、在鳍的位于栅极堆叠的彼此相反侧上的延伸部分上形成栅极间隔物、去除栅极间隔物的至少一部分以暴露鳍的延伸部分、以及使鳍的延伸部分变薄。在鳍的延伸部分变薄之后，鳍的沟道部分具有第一宽度，并且鳍的延伸部分具有小于第一宽度的第二宽度。

公开(公告)号：CN110729192A

公开(公告)日：2020-01-24

申请号：CN201910642353.4

申请日：2019-07-16

Applicant: 三星电子株式会社

Inventor： 洪思焕 ,  朴容喜 ,  徐康一

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/08 ,  H01L29/10 ,  H01L29/423

Abstract: 提供了垂直场效应晶体管(VFET)器件和形成器件的方法。该方法可包括：形成包括第一沟道区域和第二沟道区域的沟道区域；在衬底中形成第一腔；在第一腔中形成第一底部源极/漏极；在衬底中形成第二腔；以及在第二腔中形成第二底部源极/漏极。第一腔可以暴露第一沟道区域的下表面，第二腔可以暴露第二沟道区域的下表面。该方法还可以包括：在形成第一底部源极/漏极和第二底部源极/漏极之后，去除第一沟道区域和第二沟道区域之间的沟道区域的一部分，以将第一沟道区域与第二沟道区域分离。

公开(公告)号：CN110504320A

公开(公告)日：2019-11-26

申请号：CN201910405404.1

申请日：2019-05-15

Applicant: 三星电子株式会社

Inventor： 郑荣采 ,  姜明吉 ,  徐康一 ,  金善培 ,  朴容喜

IPC: H01L29/78 ,  H01L21/336

Abstract: 提供了VFET器件。一种VFET器件包括基板，该基板包括第一突出部和第二突出部。该VFET器件包括位于第一突出部和第二突出部之间的隔离区域。该VFET器件包括分别位于第一突出部和第二突出部上的第一硅化物区域和第二硅化物区域。此外，该VFET器件包括位于第一硅化物区域和第二硅化物区域上的接触部。还提供了形成VFET器件的相关方法。

公开(公告)号：CN119922972A

公开(公告)日：2025-05-02

申请号：CN202411025594.1

申请日：2024-07-30

Applicant: 三星电子株式会社

Inventor： 李载泓 ,  金珍泰 ,  徐康一 ,  梁明

IPC: H10D84/83 ,  H10D84/85 ,  H10D62/10 ,  H10D62/13 ,  H10D64/20

Abstract: 提供了一种半导体器件，其包括：第一源极/漏极区；以及在第一源极/漏极区的第一部分上的第一接触结构；以及在第一源极/漏极区的第二部分上的第二接触结构，其中第一接触结构和第二接触结构中的至少一个被配置为将第一源极/漏极区连接到用于信号路由的另一电路元件或电压源。

公开(公告)号：CN119133178A

公开(公告)日：2024-12-13

申请号：CN202410758369.2

申请日：2024-06-13

Applicant: 三星电子株式会社

Inventor： 李钟振 ,  徐康一 ,  朴判济 ,  金泰善 ,  洪元赫

IPC: H01L27/088 ,  H01L29/08 ,  H01L29/06 ,  H01L21/8234

Abstract: 提供了集成电路器件及其形成方法。集成电路器件可以包括：晶体管，该晶体管包括在水平方向上彼此间隔开的第一源极/漏极区和第二源极/漏极区；背面配电网络结构(BSPDNS)；在第一源极/漏极区和第二源极/漏极区与BSPDNS之间的基板；在基板中并被第一源极/漏极区重叠的背面接触；在基板中并被第二源极/漏极区重叠的占位器；以及在背面接触和占位器之间在基板中的腔。

公开(公告)号：CN119028975A

公开(公告)日：2024-11-26

申请号：CN202410645319.3

申请日：2024-05-23

Applicant: 三星电子株式会社

Inventor： 尹承灿 ,  J·马蒂诺 ,  徐康一

IPC: H01L27/088 ,  H01L29/417 ,  H01L29/06 ,  H01L21/8234

Abstract: 一种半导体器件，包括：第一源极/漏极区；第二源极/漏极区；沟道结构，将第一源极/漏极区连接到第二源极/漏极区；栅极结构，配置为控制沟道结构；背侧源极/漏极接触结构，连接到第一源极/漏极区的底表面；背侧隔离结构，在半导体器件的下部分处；以及在背侧源极/漏极接触结构上的第一接触间隔物，其中第一接触间隔物被配置为将背侧源极/漏极接触结构与背侧隔离结构中的另一电路元件隔离。