公开(公告)号：KR100281887B1

公开(公告)日：2001-03-02

申请号：KR1019940000876

申请日：1994-01-18

Applicant: 삼성전자주식회사

Inventor： 김영선 ,  박영욱

IPC: H01L21/28

Abstract: 저저항 콘택을 형성할 수 있는 반도체장치의 제조방법이 개시되어 있다. 반도체 기판 상에 절연층을 형성하고, 이 절연층에 개구부를 형성한다. 이 개구부는 반도체 기판에 형성된 불순물 확산영역을 노출시키는 콘택홀이거나, 반도체 기판 상에 형성된 하부도전층을 노출시키는 비아홀이다. 이어서, 개구부 내부 및 절연층 상에, 오믹콘택층이 되는 제1고융점금속층 및 장벽층인 TiN층을 순차적으로 형성한 후, 상기 TiN층 상에 고융점금속층을 증착하여 상기 개구부를 완전히 매몰하는 제2고융점금속층을 형성한다. 계속해서, 콘택 특성을 향상시키기 위하여 상기 결과물을 450℃ 이상의 온도에서 열처리한다. 오믹콘택층이나 장벽층을 형성하고 고융점금속층으로 개구부를 매몰한 후 열처리를 실시함으로써, 종래 방법의 문제점인 열처리시의 오믹콘택층이나 장벽층의 산화를 방지하면서 오믹콘택층과 Si의 계면에서의 실리사이드 형성을 원활히 이루어지게 하여 콘택저항을 개선할 수 있다. 본 발명의 이러한 효과는, 특히 어스펙트 비가 높고, 크기가 작은 콘택홀의 매몰 시에 더욱 효과적으로 발휘된다.

公开(公告)号：KR1020000077497A

公开(公告)日：2000-12-26

申请号：KR1020000048328

申请日：2000-08-21

Applicant: 삼성전자주식회사

Inventor： 원석준 ,  박영욱 ,  형용우

IPC: H01L21/20

Abstract: PURPOSE: A reaction chamber is provided to shorten the time needed to form and anneal a dielectric layer, by using the reaction chamber in which the dielectric layer is formed, and the dielectric layer is annealed by an in-situ method using ozone or oxygen gas only. CONSTITUTION: A reaction chamber(40) has a shower head(42) on its ceiling and a semiconductor substrate mounting board established under the shower head. A semiconductor substrate is loaded on the mounting board. The reaction chamber further comprises the first and second gas supply lines(56,58) connected to the shower head. A source gas for forming a dielectric layer is supplied through the first gas supply line. The second gas supply line is commonly used in supplying at least two kinds of gas such as reaction gas and anneal gas of the dielectric layer.

Abstract translation: 目的：通过使用其中形成介电层的反应室和电介质层通过使用臭氧或氧气的原位方法进行退火，提供反应室以缩短形成和退火介电层所需的时间 只要。 构成：反应室（40）在其天花板上具有淋浴喷头（42），以及在淋浴喷头下设置的半导体衬底安装板。 半导体衬底被装载在安装板上。 反应室还包括连接到喷淋头的第一和第二气体供应管线（56,58）。 用于形成电介质层的源气体通过第一气体供应管线供应。 第二气体供给管线通常用于供给至少两种气体，例如反应气体和电介质层的退火气体。

公开(公告)号：KR1020000032889A

公开(公告)日：2000-06-15

申请号：KR1019980049507

申请日：1998-11-18

Applicant: 삼성전자주식회사

Inventor： 형용우 ,  박영욱 ,  남갑진 ,  원석준

IPC: H01L27/04

Abstract: PURPOSE: A method for manufacturing a capacitor in a semiconductor device is provided to improve a characteristic of leakage current of a dielectric layer of the capacitor. CONSTITUTION: A lower electrode layer(13) is formed on an active area of a semiconductor substrate(10). Next, an oxidation layer(14) is formed on the lower electrode layer(13). Next, a nitride layer(15) as an oxidation preventing layer is formed on the oxidation layer(14). a tantalum-oxide layer(126) as a dielectric layer is formed on the nitride layer(15). Next, an upper electrode layer(17) is formed on the tantalum-oxide layer(126). Thereby, a characteristic of leakage current of the tantalum-oxide layer(126) can be improved by the oxidation layer(14).

Abstract translation: 目的：提供一种用于制造半导体器件中的电容器的方法，以改善电容器的电介质层的漏电流的特性。 构成：在半导体衬底（10）的有源区上形成下电极层（13）。 接下来，在下电极层（13）上形成氧化层（14）。 接着，在氧化层（14）上形成作为防氧化层的氮化物层（15）。 在氮化物层（15）上形成作为电介质层的氧化钽层（126）。 接下来，在氧化钽层（126）上形成上电极层（17）。 由此，可以通过氧化层（14）改善氧化钽层（126）的漏电流的特性。

公开(公告)号：KR100238205B1

公开(公告)日：2000-01-15

申请号：KR1019960044128

申请日：1996-10-05

Applicant: 삼성전자주식회사

Inventor： 심세진 ,  김영선 ,  유차영 ,  박영욱

IPC: H01L21/203

Abstract: 본 발명에는 HSG-Si이 표면에 형성되어 있는 다결정 실리콘막의 제조 방법 이 개시되어 있다. 본 발명의 HSG-Si이 표면에 형성되어 있는 다결정 실리콘막의 제조 방법에 의하면 다결정 실리콘막 형성공정이 완료된 웨이퍼를 냉각 챔버에서 냉각할 때, 냉각 기체를 사용하지 않고 진공상태에서 냉각시키거나, 냉각 기체를 사용하여야 할 경우에는 비활성 기체를 사용한다. 그리고 또 다른 방법으로는 냉각 기체 대신 냉각 챔버의 외벽에 설치된 냉각 재킷에 냉매를 공급하여 냉각시킨다. 따라서 냉각 챔버로부터 반응 챔버에 오염물질이 유입되는 것을 방지하여 반응 챔버에서 수행되는 공정에 결함을 발생시키지 않고 수행할 수 있게 한다.

公开(公告)号：KR100234380B1

公开(公告)日：1999-12-15

申请号：KR1019970024204

申请日：1997-06-11

Applicant: 삼성전자주식회사

Inventor： 김영선 ,  이상협 ,  이승환 ,  박영욱 ,  다까기미끼오

IPC: H01L27/108

CPC classification number: C23C16/24

Abstract: 본 발명의 반도체 장치의 제조방법은 반도체 기판 상에 PECVD방법으로 불순물이 도핑된 비정질 실리콘막(amorphous silicon layer)을 400℃이하의 저온에서 형성한 후 패터닝하여 불순물이 도핑된 비정질 실리콘막 패턴을 형성하는 단계을 포함한다. 그리고, 상기 불순물이 도핑된 비정질 실리콘막 패턴의 표면에 반구형의 그레인을 갖는 실리콘(HSG-Si)막을 형성하는 단계를 포함한다. 본 발명에 의하면, 불순물이 도핑된 비정질 실리콘막을 PECVD방법으로 저온에서 형성한 후 HSG-Si막을 형성함으로써 균일한 HSG-SI막을 형성할 수 있다.

公开(公告)号：KR1019990080516A

公开(公告)日：1999-11-15

申请号：KR1019980013837

申请日：1998-04-17

Applicant: 삼성전자주식회사

Inventor： 김영선 ,  박영욱

IPC: H01L27/06

Abstract: 하부전극의 측벽에 도전성의 스페이서를 형성함으로써, 전기적 특성이 향상된 커패시터를 얻을 수 있는 반도체 소자의 커패시터 형성방법을 개시한다. 이 방법은, 하부전극의 패턴이 형성된 반도체 기판 상에 스페이서용 도전막을 형성하는 단계, 상기 스페이서용 도전막을 식각하여 하부 전극 패턴의 측벽에 스페이서를 형성하여 콘택홀 내부를 완전히 매립하는 하부 전극을 완성하는 단계를 구비한다. 이 스페이서는 하부전극 형성을 위한 식각 공정중에 매우 작은 얼라인 마진으로 인해 콘택홀내의 하부전극 패턴이 일부 식각되어 형성된 홈을 메우는 역할을 한다. 따라서, 하부전극의 접촉 불량을 최소화할 수 있으며, 그 결과, 안정된 커패시터 구조를 형성할 수 있다.

公开(公告)号：KR100219482B1

公开(公告)日：1999-09-01

申请号：KR1019960017740

申请日：1996-05-23

Applicant: 삼성전자주식회사

Inventor： 남승희 ,  김영선 ,  박영욱

IPC: H01L27/108

CPC classification number: H01L27/1085 ,  H01L28/84 ,  Y10S438/964

Abstract: 본 발명은 반도체 메모리 장치의 커패시터 제조 방법에 관한 것이다. 본 발명에서는 반도체 기판상에 불순물이 도핑된 비정질 실리콘으로 이루어지는 하부 전극 패턴을 형성한다. 상기 하부 전극 패턴 표면의 오염물과 표면 산화막을 제거하기 위해 상기 하부 전극 패턴이 형성된 결과물을 세정한다. 진공으로 유지되는 반응 챔버 내에서 실리콘 결정핵 형성이 억제되도록 상기 반응 챔버 내의 온도를 조절하면서 상기 반응 챔버 내에 실리콘 형성을 위한 소정의 가스를 소정 시간 동안 공급함으로써 상기 하부 전극 패턴 표면에 비정질 실리콘 박층을 증착한다. 상기 비정질 실리콘 박층 증착 단계에 이어서 진공을 유지하면서 연속적으로 상기 반도체 기판의 온도를 상승시키면서 상기 반응 챔버 내에 상기 소정의 가스를 공급하여 상기 비정질 실리콘 박층 위에 실리콘 결정핵을 형성한다. 상기 실리콘 결정핵 형성 단계에 이어서 진공을 유지하면서 연속적으로 상기 실리콘 결정핵을 성정시켜서 상기 하부 전극 패턴의 표면에 굴곡형 결정립을 형성한다.

公开(公告)号：KR100207450B1

公开(公告)日：1999-07-15

申请号：KR1019950040268

申请日：1995-11-08

Applicant: 삼성전자주식회사

Inventor： 박인성 ,  김경훈 ,  남갑진 ,  박영욱

IPC: H01L27/04

Abstract: 오존을 이용한 오산화탄탈륨막 형성방법을 개시하고 있다. 이는 Ta 소스, 특히 Ta(OC
2 H
5 )
5 와 산소와 오존을 반응소스로 이용하여 오산화탄탈륨을 증착하는 것을 특징으로 한다. 따라서, 낮은 온도에서 Ta
2 O
5 를 증착시킬 수 있으며, Ta(OC
2 H
5 )
5 의 완전분해로 C-, H- 등의 불순물이 감소되고, 산소기의 반응으로 인한 산소공공의 치유능력이 향상되며, 공정 중의 오존을 첨가하므로 UV-O
3 어닐이 필요할 경우 인-시츄(in-situ) 공정을 용이하게 실시할 수 있게 된다.

公开(公告)号：KR100200707B1

公开(公告)日：1999-06-15

申请号：KR1019960025229

申请日：1996-06-28

Applicant: 삼성전자주식회사

Inventor： 김영대 ,  박영욱

IPC: H01L27/115

Abstract: 신규한 반도체장치의 제조방법이 개시되어 있다. 소정의 기판 상에 실리콘질화막을 형성한 후, 상기 실리콘질화막 상에 실리콘층을 형성한다. 산화공정으로 상기 실리콘층 및 실리콘질화막을 산화시켜 상기 실리콘질화막의 표면에 실리콘산화막을 형성한다. 실리콘층으로 실리콘질화막의 표면에 실리콘산화막의 소오스가 되는 실리콘의 양을 증가시켜, 실리콘산화막을 후막화시킬 수 있다.

公开(公告)号：KR1019990012156A

公开(公告)日：1999-02-25

申请号：KR1019970035460

申请日：1997-07-28

Applicant: 삼성전자주식회사

Inventor： 김영선 ,  김영민 ,  김경훈 ,  남갑진 ,  박영욱

IPC: H01L27/108

Abstract: 표면이 고농도 불순물로 높게 도우핑된 굴곡형의 다결졍 실리콘층으로 만들어진 하부 전극층과 상부 전극층 사이에 고유전체층을 가지는 반도체 장치에 있어서,
상기 하부전극층과 상기 고유전체층 사이에 형성되고 후열처리에 의해 상기 굴곡형 다결정 실리콘층 표면의 상기 고농도 불순물의 농도저하를 방지하는 확산 방지층을 가짐으로써 동작중 인가되는 바이어스 전압에 대해 안정된 캐패시턴스값을 유지하는 반도체장치 및 제조방법이 제공된다.