中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

220 records (took 0.021 seconds)

    비휘발성 기억 장치 및 그 형성 방법
    85.
    发明公开
    비휘발성 기억 장치 및 그 형성 방법 无效
    非易失性存储器件及其制造方法

    公开(公告)号：KR1020080085567A

    公开(公告)日：2008-09-24

    申请号：KR1020070027284

    申请日：2007-03-20

    Applicant: 삼성전자주식회사

    Inventor： 송재혁 ,  서강덕 ,  최정혁

    IPC: H01L27/115 ,  H01L21/8247

    CPC classification number: H01L27/11521 ,  H01L21/3213 ,  H01L21/76232 ,  H01L21/76838 ,  H01L21/76897

    Abstract: A non-volatile memory device and a method of fabricating the same are provided to minimize degradation of inter-gate dielectric layer between an active area and a control gate electrode due to leakage of electric potential, and to improve endurance of the non-volatile memory device. A non-volatile memory device comprises: a plurality of active areas(103) defined on a semiconductor substrate(100); a gate insulating layer on the active areas; a floating gate over the gate insulating layer; an element separating layer(102) self-aligned on the floating gate to limit the active areas, and recessed to expose a sidewall of the floating gate; a control gate electrode(109a) to cover at least a part of an upper portion and the sidewall of the floating gate, and formed across the active areas and the upper portion of the element separating layer; and an inter-gate dielectric layer disposed between the floating gate and the control gate electrode, wherein the control gate electrode has a P-type impurity.

    Abstract translation: 提供了一种非易失性存储器件及其制造方法，以便由于电位的泄漏而使有源区和控制栅电极之间的栅极间电介质层的劣化最小化并提高非易失性存储器的耐久性 设备。 非挥发性存储器件包括：限定在半导体衬底（100）上的多个有源区（103）; 有源区上的栅极绝缘层; 栅极绝缘层上的浮栅; 元件分离层（102），其在所述浮置栅极上自对准以限制所述有源区域，并且凹入以暴露所述浮动栅极的侧壁; 控制栅极电极，覆盖浮置栅极的上部和侧壁的至少一部分，并跨越元件分离层的有源区域和上部部分形成; 以及设置在所述浮置栅极和所述控制栅电极之间的栅极间电介质层，其中所述控制栅电极具有P型杂质。

    반도체 메모리 장치 및 그 형성 방법
    86.
    发明授权
    반도체 메모리 장치 및 그 형성 방법 有权
    半导体存储器件及其形成方法

    公开(公告)号：KR100855579B1

    公开(公告)日：2008-09-03

    申请号：KR1020060097321

    申请日：2006-10-02

    Applicant: 삼성전자주식회사

    Inventor： 이창섭 ,  최정혁 ,  이운경 ,  송재혁 ,  오동연

    IPC: H01L21/8247 ,  H01L27/115

    CPC classification number: H01L27/115 ,  H01L27/11521

    Abstract: 반도체 메모리 장치 및 그 형성 방법이 제공된다. 상기 반도체 메모리 장치는 반도체 기판 상에 위치하는 선택 트랜지스터들과 셀 트랜지스터들, 상기 선택 트랜지스터들과 상기 셀 트랜지스터들을 덮는 절연막, 상기 절연막 내에 배치되고 상기 선택 트랜지스터들 각각에 전기적으로 연결되는 비트라인들을 포함하며, 상기 비트라인들은 적어도 둘 이상의 높이에 배치된다.
    낸드형 플래시 메모리, 비트라인, 스트링 선택 트랜지스터

    비휘발성 메모리 및 그 형성 방법
    88.
    发明授权
    비휘발성 메모리 및 그 형성 방법 失效
    形成非易失性存储器的方法及其形成方法

    公开(公告)号：KR100745609B1

    公开(公告)日：2007-08-02

    申请号：KR1020060077692

    申请日：2006-08-17

    Applicant: 삼성전자주식회사

    Inventor： 최정혁

    IPC: H01L27/115 ,  H01L21/8247

    CPC classification number: H01L27/11524 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42324

    Abstract: 플래시 EEPROM 어레이는 제1 부유 게이트 전극을 갖는 EEPROM 셀 제1행과 제2 부유 게이트 전극을 갖는 EEPROM 셀 제2행을 포함한다. 제1 부유 게이트 전극은 제1 방향으로 향하며 집합적으로 제1 부유 게이트 전극의 L형 부분을 정의하는 수평 분절 및 수직 분절을 포함한다. 제2 부유 게이트 전극은 상기 제1 방향에 반대인 제2 방향으로 향하며 집합적으로 제2 부유 게이트 전극의 L형 부분을 정의하는 수평 분절 및 수직 분절을 포함한다.
    부유 게이트, 플래시 메모리, 커플링비, 간섭

    플로팅 게이트를 갖는 비휘발성 기억 소자 및 그 형성 방법
    89.
    发明公开
    플로팅 게이트를 갖는 비휘발성 기억 소자 및 그 형성 방법 失效
    具有平板门的非易失性存储器件及其形成方法

    公开(公告)号：KR1020070044285A

    公开(公告)日：2007-04-27

    申请号：KR1020050100411

    申请日：2005-10-24

    Applicant: 삼성전자주식회사

    Inventor： 이운경 ,  최정혁 ,  송재혁

    IPC: H01L27/115

    CPC classification number: H01L27/115 ,  H01L27/11521

    Abstract: 플로팅 게이트를 갖는 비휘발성 기억 소자 및 그 형성 방법을 제공한다. 이 소자는 기판에 형성되어 활성영역을 한정하는 소자분리막, 및 활성영역을 가로지르는 제어 게이트 전극을 포함한다. 불순물 확산층이 제어 게이트 전극 양측의 활성영역에 형성되고, 플로팅 게이트가 활성영역과 제어 게이트 전극 사이에 개재된다. 플로팅 게이트는 불순물 확산층과 인접한 양측들이 개방된 내부 공간을 갖는다. 터널 절연막이 플로팅 게이트와 활성영역 사이에 개재되고, 블로킹 절연 패턴이 플로팅 게이트와 제어 게이트 전극 사이에 개재된다.

    비휘발성 메모리 및 그 형성 방법
    90.
    发明公开
    비휘발성 메모리 및 그 형성 방법 失效
    形成非易失性存储器的方法及其形成方法

    公开(公告)号：KR1020070026014A

    公开(公告)日：2007-03-08

    申请号：KR1020060077692

    申请日：2006-08-17

    Applicant: 삼성전자주식회사

    Inventor： 최정혁

    IPC: H01L27/115 ,  H01L21/8247

    CPC classification number: H01L27/11524 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42324 ,  H01L21/76838

    Abstract: A nonvolatile memory and it forming method are provided to reduce the capacitive coupling between adjacent floating gate and to increase a contact area between a control gate and the floating gate by using an improved floating gate structure with an asymmetric cross-section. A nonvolatile memory comprises a substrate, a tunnel insulating layer, a floating gate electrode, a control gate electrode, and an inter-gate dielectric. The substrate(11) includes an active region(20) composed of source and drain regions, and channel region between the source and drain regions. The tunnel insulating layer is formed on the channel region. The floating gate electrode(40) is formed on the tunnel insulating layer. The floating gate has an asymmetric cross-section. The control gate electrode is formed on the floating gate electrode. The inter-gate dielectric is interposed between the floating gate electrode and the control gate electrode.

    Abstract translation: 提供非易失性存储器及其形成方法以减少相邻浮置栅极之间的电容耦合并且通过使用具有不对称横截面的改进的浮动栅极结构来增加控制栅极和浮置栅极之间的接触面积。 非易失性存储器包括衬底，隧道绝缘层，浮栅电极，控制栅电极和栅极间电介质。 衬底（11）包括由源极和漏极区域构成的有源区域（20），以及源极和漏极区域之间的沟道区域。 隧道绝缘层形成在沟道区上。 浮栅电极（40）形成在隧道绝缘层上。 浮动栅极具有不对称的横截面。 控制栅电极形成在浮栅电极上。 栅极间电介质介于浮栅电极和控制栅电极之间。

Patent Agency Ranking