-
公开(公告)号：KR1020080043144A
公开(公告)日：2008-05-16
申请号：KR1020060111805
申请日：2006-11-13
Applicant: 삼성전자주식회사
IPC: H04N5/374
CPC classification number: H01L27/14603 , H01L27/14645 , H01L2924/0002 , H04N5/35554 , H04N5/37452 , H01L2924/00
Abstract: A pixel circuit of a CMOS image sensor capable of dual capturing and a structure thereof are provided to connect a floating diffusion node connected with a photodiode with a gate of a source follower transistor through capacitance coupling, thereby preventing leakage currents caused by contact and to expand a dynamic range without contact for connecting the photodiode with the gate of the source follower transistor. A CMOS(Complementary Metal Oxide Semiconductor) image sensor comprises an APS(Active Pixel Sensor) array, a low driver, and an ADC(Analog-Digital Converter). The APS includes pixel circuits(210) arranged in plural columns and plural rows. A floating diffusion node is connected to a photodiode through a first switch. A source follower is operated in response to voltage of the floating diffusion node. The voltage of the floating diffusion node is transmitted to the source follower through capacitance coupling. In a first active area, first and second transistors(M1,M2) and the photodiode(PD) are formed. The first active area includes the floating diffusion node as a connection node of the first and second transistors. In a second active area, a third transistor(M3,M4) including a gate node is formed.
Abstract translation: 提供能够进行双重捕获的CMOS图像传感器的像素电路及其结构，其通过电容耦合将与光电二极管连接的浮动扩散节点与源极跟随器晶体管的栅极连接，从而防止由接触引起的漏电流并扩展 用于将光电二极管与源极跟随器晶体管的栅极连接的无触点的动态范围。 CMOS（互补金属氧化物半导体）图像传感器包括APS（有源像素传感器）阵列，低驱动器和ADC（模拟数字转换器）。 APS包括排列成多列和多行的像素电路（210）。 浮动扩散节点通过第一开关连接到光电二极管。 源极跟随器响应于浮动扩散节点的电压而工作。 浮动扩散节点的电压通过电容耦合传输到源极跟随器。 在第一有源区中，形成第一和第二晶体管（M1，M2）和光电二极管（PD）。 第一有源区包括作为第一和第二晶体管的连接节点的浮动扩散节点。 在第二有源区中，形成包括栅极节点的第三晶体管（M3，M4）。
-
82.发明公开
公开(公告)号：KR1020080040484A
公开(公告)日：2008-05-08
申请号：KR1020060108516
申请日：2006-11-03
Applicant: 삼성전자주식회사
IPC: H03M1/12
CPC classification number: H03M1/1245 , H03M1/403 , H04N5/3575
Abstract: A correlated double sampling circuit for performing a correlated double sampling and a cyclic analog/digital converter device having the same are provided to efficiently perform a conversion from a single signal to a differential signal. A cyclic analog/digital converter device includes a first correlated double sampling circuit(311), a second correlated double sampling circuit(313), a differential amplifying circuit(315), a comparison circuit, and a digital-analog converter. The first correlated double sampling circuit samples a reset voltage, amplifies the sampled reset voltage double, and reduces a second reference voltage from the amplified signal voltage. The differential amplifying circuit outputs a difference between the reduced result of the first and second correlated double sampling circuits. The comparison circuit compares the output of the differential amplifying circuit with a predetermined comparison voltage, and outputs a comparison result as a digital value. The digital-analog converter controls input timings of the first reference voltage and the second reference voltage in response to the digital value.
Abstract translation: 提供用于执行相关双采样的相关双采样电路和具有该相关双采样的循环模/数转换器装置，以有效地执行从单个信号到差分信号的转换。 循环模拟/数字转换器装置包括第一相关双采样电路（311），第二相关双采样电路（313），差分放大电路（315），比较电路和数模转换器。 第一相关双采样电路对复位电压进行采样，将采样复位电压放大倍数，并从放大信号电压降低第二参考电压。 差分放大电路输出第一和第二相关双采样电路的减小的结果之间的差。 比较电路将差分放大电路的输出与预定的比较电压进行比较，并将比较结果作为数字值输出。 数字模拟转换器响应于数字值来控制第一参考电压和第二参考电压的输入定时。
-
公开(公告)号：KR1020070023459A
公开(公告)日：2007-02-28
申请号：KR1020050078046
申请日：2005-08-24
Applicant: 삼성전자주식회사
Abstract: 손실이 없는 로가리즈믹(logarithmic) 게인 콘트롤러를 지닌 이미지 센서 및 제조 방법이 개시된다. 상기 이미지 센서에서는, 램프 신호 생성부의 로가리즈믹 게인 콘트롤러가 제1 램프 생성기로부터의 교정된 제1 램프 신호와 상기 교정된 제1 램프 신호 진폭의 중간 전압을 기반으로, 상기 중간 전압 아래 및 위 레벨에 대한 폴딩 전류를 발생시키고, 이에 따라 제2 램프 생성기가 상기 폴딩 전류에 따라 제2 램프 신호를 생성하여 CDS 회로 어레이로 공급한다.
-
公开(公告)号：KR1020060027971A
公开(公告)日：2006-03-29
申请号：KR1020040076911
申请日：2004-09-24
Applicant: 삼성전자주식회사
IPC: H04N5/374
CPC classification number: H04N5/37455 , H01L23/53271 , H01L27/105 , H01L29/435 , H04N5/3741
Abstract: 감도 제어가 가능한 광소자를 이용하는 고체 촬상 소자의 픽셀 회로 및 그 구동 방법이 개시된다. 상기 픽셀 회로에 사용되는 광소자는 광전 변환을 위한 다이오드와 상기 다이오드 위로 형성된 감도 제어 신호 전극에 의하여 커패시턴스가 가변되는 MOS 커패시터로 이루어진다. 상기 감도 제어 신호의 제어에 의하여 픽셀마다 영상 신호 출력 이득이 조절될 수 있다.
-
公开(公告)号：KR100470994B1
公开(公告)日：2005-07-07
申请号：KR1019970051167
申请日：1997-10-06
Applicant: 삼성전자주식회사
Inventor： 함석헌
IPC: H01L27/06
Abstract: 본 발명의 정전기 보호장치는 제 1 및 제 2 정전기 보호소자로 구성된다. 제 1 정전기 보호소자는 입출력패드에 인접하여 반도체 기판에 형성되고 전기적으로 플로팅된 제 1 전도형, 즉 P형의 제 1 웰과, 상기 전원라인에 전기적으로 연결되고 상기 제 1 웰내에 형성된 제 2 전도형, 즉 N형의 제 1 불순물영역와, 상기 입출력패드에 전기적으로 연결되고 상기 제 1 불순물영역의 둘레에 환형으로 형성된 제 2 전도형의 제 2 불순물영역과, 상기 전원라인에 전기적으로 연결되고 상기 제 2 불순물영역의 외측 둘레에 형성된 환형의 제 2 전도형의 제 3 불순물영역을 포함한다. 제 2 정전기 보호소자는 입출력패드에 인접하여 반도체 기판에 형성되고 전기적으로 플로팅된 제 1 전도형, 즉 P형의 제 2 웰과, 상기 접지라인에 전기적으로 연결되고 상기 제 2 웰내에 형성된 제 2 전도형, 즉 N형의 제 4 불순물영역과, 상기 입출력패드에 전기적으로 연결되고 상기 제 4 불순물영역의 둘레에 환형으로 형성된 제 2 전도형의 제 5 불순물영역과, 상기 접지라인에 전기적으로 연결되고 상기 제 5 불순물영역의 외측 둘레에 형성된 환형의 제 2 전도형의 제 6 불순물영역을 포함한다.
-
Patent Agency Ranking
公开(公告)号：KR1020010039061A
公开(公告)日：2001-05-15
申请号：KR1019990047279
申请日：1999-10-28
Applicant: 삼성전자주식회사
Inventor： 함석헌
IPC: H03K19/00
CPC classification number: H03K19/00361 , H03K5/133 , H03K17/164
Abstract: PURPOSE: A simultaneous switching output driver circuit is provided to reduce the bouncing noise and to obtain the function robustness by sequentially turning on a plurality of delaying devices. CONSTITUTION: The circuit comprises a plurality of output buffers(40,43,46,47). A plurality of output capacitors(48,49,50,51) are connected to output terminals of the plurality of output buffers(40,43,46,47). A plurality of flip flops(52,53,54,55) are connected to the terminals of the plurality of output buffers(40,43,46,47). A plurality of delaying devices(56,57,58,59,60,61) are connected to input terminals of the plurality of flip flops(52,53,54,55). The delaying devices(56,57,58,59,60,61) include delaying buffers.
Abstract translation: 目的：提供同时开关输出驱动电路，以减少跳动噪声，并通过顺序打开多个延迟装置来获得功能稳健性。 构成：电路包括多个输出缓冲器（40,43,46,47）。 多个输出电容器（48,49,50,51）连接到多个输出缓冲器（40,43,46,47）的输出端子。 多个触发器（52,53,54,55）连接到多个输出缓冲器（40,43,46,47）的端子。 多个延迟装置（56,57,58,59,60,61）连接到多个触发器（52,53,54,55）的输入端。 延迟装置（56,57,58,59,60,61）包括延迟缓冲器。
-
公开(公告)号：KR1020010019481A
公开(公告)日：2001-03-15
申请号：KR1019990035908
申请日：1999-08-27
Applicant: 삼성전자주식회사
Inventor： 함석헌
IPC: H03K19/00
Abstract: PURPOSE: A semiconductor device for reducing an interference between parallel signal lines is provided to reduce the interference of the parallel signal transmission lines by parallel-connecting a plurality of signal transmission lines between integrated circuits even though the length of the parallel signal transmission line is long. CONSTITUTION: The device includes a plurality of integrated circuits(10,20). A plurality of signal transmission lines(L1-Ln) are parallel-connected between the integrated circuits. The respective signal transmission lines includes buffers every critical interval. The number of buffers included in the respective signal transmission lines is same. Therefore, the interference of the parallel signal transmission lines is reduced even through the length of the parallel signal transmission line is long.
Abstract translation: 目的：提供一种用于减少并行信号线之间的干扰的半导体器件，即使并行信号传输线的长度长，也可以通过并联多个集成电路之间的信号传输线来减少并行信号传输线的干扰 。 构成：该装置包括多个集成电路（10,20）。 多个信号传输线（L1-Ln）并联连接在集成电路之间。 相应的信号传输线包括每个临界间隔的缓冲器。 包含在各信号传输线中的缓冲器的数量是相同的。 因此，即使并行信号传输线的长度较长，并行信号传输线的干扰也减小。
-
公开(公告)号：KR1020000015366A
公开(公告)日：2000-03-15
申请号：KR1019980035239
申请日：1998-08-28
Applicant: 삼성전자주식회사
Inventor： 함석헌
IPC: H03K19/003 , H01L23/60 , H03K19/0175
Abstract: PURPOSE: An output buffer of semiconductor IC is provided to easily determine optimum resistance having minimum EMI(electromagnetic interference), optimum capacitance and optimum magnitude of an output driver because the magnitudes of the resistance, capacitance and the output driver can be varied by selectively cutting a portion of connecting lines in testing. CONSTITUTION: An output buffer of semiconductor IC comprises an output pad(DOUT), an output driver(300), a resistor unit(400) and a capacitor unit(600). The output driver receives output signals to drive the output pad and the driving performance of the driver is variable. The resistor unit is connected between the output pad and the output terminal of the output driver and the resistance of the unit is variable. The capacitor is connected to the output pat and its capacitance is variable.
Abstract translation: 目的：提供半导体IC的输出缓冲器，以便通过选择性切割来改变电阻，电容和输出驱动器的大小，从而轻松确定具有最小EMI（电磁干扰），最佳电容和最佳幅度的最佳电阻 一部分连接线在测试中。 构成：半导体IC的输出缓冲器包括输出焊盘（DOUT），输出驱动器（300），电阻器单元（400）和电容器单元（600）。 输出驱动器接收输出信号来驱动输出焊盘，驱动器的驱动性能是可变的。 电阻单元连接在输出驱动器的输出端子和输出端子之间，单元的电阻是可变的。 电容器连接到输出点，其电容是可变的。
-
公开(公告)号：KR1020000010306A
公开(公告)日：2000-02-15
申请号：KR1019980031177
申请日：1998-07-31
Applicant: 삼성전자주식회사
IPC: H01L21/301
Abstract: PURPOSE: A semiconductor device having a chip size reduced by decreasing a mechanical stress applied in bonding is disclosed. CONSTITUTION: A N-1th metal layer consisting of a plurality of patterns is formed on a semiconductor substrate(50) with an insulating layer formed thereon. A N-1th interlayer insulating layer is formed on the N-1th metal layer. A Nth metal layer having concave-convex surface at a part on which bonding pad is to be formed is formed on the N-1th interlayer insulating layer. Finally, a passivation layer(66) constituting the bonding pad by partially exposing the Nth metal layer is formed on the Nth metal layer. Also, the Nth metal layer is electrically connected to the N-1th metal layer through a plurality of via-holes passing through the interlayer insulating layer. Thereby, it is possible to provide the semiconductor device having the chip size reduced by decreasing the mechanical stress applied in bonding although an interval between the bonding pad and the patterns formed around thereof is decreased.
Abstract translation: 目的：公开了通过降低在接合中施加的机械应力来减小芯片尺寸的半导体器件。 构成：在其上形成有绝缘层的半导体衬底（50）上形成由多个图案组成的N-1金属层。 在第N-1层金属层上形成N-1层间绝缘层。 在N-1层间绝缘层上形成第N个金属层，其在要形成接合焊盘的部分上具有凹凸表面。 最后，在第N金属层上形成通过部分曝光第N金属层构成接合焊盘的钝化层（66）。 此外，第N金属层通过穿过层间绝缘层的多个通孔与第N-1金属层电连接。 由此，尽管接合焊盘和形成在其周围的图案之间的间隔减小，但可以通过减小接合中施加的机械应力来提供具有减小的芯片尺寸的半导体器件。
-
公开(公告)号：KR100220385B1
公开(公告)日：1999-09-15
申请号：KR1019960051678
申请日：1996-11-02
Applicant: 삼성전자주식회사
Inventor： 함석헌
IPC: H01L27/06
CPC classification number: H01L27/0259 , H01L27/0251
Abstract: 본 발명은 SCR 구조의 정전기 보호 소자의 입출력 패드와 전원전압원간의 방전 경로를 양방향으로 형성할 수 있는 정전기 보호 소자에 관한 것으로, 입출력 패드와, 상기 입출력 패드와 외부로부터 제1 전원전압원(Vss)과 제2 전원전압원(Vdd)을 인가 받는 내부 회로의 사이에 연결된 정전기 방전 수단을 갖는 정전기 보호 소자에 있어서, 상기 정전기 방전 수단은, 일단이 상기 제1 전원전압원(Vss)과 접속되고, 타단이 상기 제2 전원전압원(Vdd)에 접속되어 상기 입출력 패드로부터 유입되는 정전기를 상기 제1 전원전압원(Vss) 및 제2 전원전압원(Vdd)양방향으로 방전시키는 것을 특징으로 한다. 이와 같은 장치에 의해서, SCR 구조의 정전기 보호 소자의 입출력 패드와 전원전압원간의 방전 경로를 양방향으로 형성할 수 있고, 따라서, 정전기에 의해 내부 회로가 손상되는 등의 문제점을 해결할 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
185
records
(took 0.026 seconds)
