公开(公告)号：KR101512818B1

公开(公告)日：2015-05-20

申请号：KR1020080099608

申请日：2008-10-10

Applicant: 삼성전자주식회사

Inventor： 손경석 ,  김태상 ,  권장연 ,  정지심 ,  이상윤 ,  류명관 ,  박경배 ,  유병욱

IPC: H01L29/786

Abstract: 개시된산화물반도체트랜지스터는산화물반도체로이루어진채널층과제1 게이트사이에형성되는제1 게이트절연막; 및채널층과제2 게이트사이에형성되는제2 게이트절연막;을포함하며, 상기제1 게이트절연막및 제2 게이트절연막은서로다른물질로이루어진다.

公开(公告)号：KR101413655B1

公开(公告)日：2014-08-07

申请号：KR1020070123809

申请日：2007-11-30

Applicant: 삼성전자주식회사

Inventor： 김태상 ,  이상윤 ,  류명관 ,  권장연 ,  박경배 ,  손경석 ,  정지심

IPC: H01L29/786

CPC classification number: H01L29/7869 ,  H01L21/02554 ,  H01L21/02565 ,  H01L21/02614 ,  H01L21/02631

Abstract: 산화물 반도체 박막 트랜지스터의 제조 방법에 관해 개시된다. 채널 층과 소스 전극 및 드레인 전극이 형성한 후 채널 층의 표면을 습식 산화제로 처리하여 채널 층 표면의 캐리어를 감소시킨다. 이러한 채널 층의 표면 산화처리에 따르면 자연적으로 발생하거나 공정 중에 발생한 채널 층 표면의 과잉 캐리어를 효과적으로 조절할 수 있다.
산화물, 반도체, 트랜지스터, 습식, 산화, 캐리어, 감소

公开(公告)号：KR101377596B1

公开(公告)日：2014-03-26

申请号：KR1020060049993

申请日：2006-06-02

Applicant: 삼성전자주식회사

Inventor： 권장연 ,  이상윤 ,  김종만 ,  박경배 ,  정지심

IPC: H01L29/786

CPC classification number: H01L29/78603 ,  H01L29/78645

Abstract: 플렉시블 기판 상에 형성된 박막 트랜지스터 및 그 제조방법에 관해 개시되어 있다. 개시된 본 발명은 플렉시블 기판 상에 형성되어 있고 소오스 및 드레인 영역과 채널영역을 포함하는 폴리 실리콘층 및 상기 폴리 실리콘층의 상기 채널영역 상에 형성된 게이트 적층물을 포함하는 박막 트랜지스터에 있어서, 상기 게이트 적층물은 소정 간격으로 이격된 제1 및 제2 게이트 적층물(듀얼 게이트)을 포함하고, 상기 폴리 실리콘층의 상기 제1 및 제2 게이트 적층물사이로 노출된 영역은 오프 셋(offset) 영역인 것을 특징으로 하는 박막 트랜지스터 및 그 제조 방법을 제공한다.

公开(公告)号：KR101186294B1

公开(公告)日：2012-09-26

申请号：KR1020060090147

申请日：2006-09-18

Applicant: 삼성전자주식회사

Inventor： 박경배 ,  김경엽 ,  김종만 ,  권장연 ,  정지심

IPC: H01L29/786

CPC classification number: H01L21/268 ,  H01L21/02422 ,  H01L21/02532 ,  H01L21/02678 ,  H01L21/02691 ,  H01L27/1285

Abstract: 간단하고 용이한 제조공정에 의해 전자의 이동도 및 전기적 특성이 우수한 반도체층을 제조할 수 있는 측면 결정화된 반도체층의 제조방법이 개시된다. 본 발명에 따른 측면 결정화된 반도체층의 제조방법은 기판 상에 반도체층을 형성하는 단계, 상기 반도체층 상에 레이저광을 조사하는 단계, 다수의 프리즘 어레이를 갖는 프리즘 쉬트를 이용하여 상기 조사된 레이저광을 분할하여 상기 반도체층으로 진행시킴으로써, 상기 반도체층 상에 레이저광이 조사되는 제1 영역과, 조사되지 않는 제2 영역을 교번으로 반복형성하여, 상기 제1 영역을 완전 용융시키는 단계 및 상기 제2 영역을 씨드로 이용하여 상기 제1 영역의 측면 결정화를 유도하는 단계를 포함한다.

公开(公告)号：KR101177275B1

公开(公告)日：2012-08-24

申请号：KR1020060043463

申请日：2006-05-15

Applicant: 삼성전자주식회사

Inventor： 박경배 ,  김종만 ,  권장연 ,  정지심

IPC: H01L21/20 ,  H01L21/205

CPC classification number: H01L21/3221 ,  H01L21/0237 ,  H01L21/02532 ,  H01L21/02667

Abstract: 실리콘 박막의 불순물 제거 방법에 관해 개시된다. 기판에 증착된 실리콘 박막에 마이크로 웨이브를 가하여, 실리콘 박막 중의 존재하는 H
2 , Ar, He, Xe, O
2 등의 불순물의 공명을 유도하여 불순물을 실리콘 박막으로부터 제거한다. 마이크로 웨이브의 파장은 제거 대상 원소의 고유 진동 주파수에 대응한다. 이러한 마이크로 웨이브에 의해 유도되는 불순물 원소의 공명에 따르면 실리콘으로부터 불순물을 매우 효과적으로 제거하여 양질의 실리콘 박막을 얻을 수 있고, 특히 저온 실리콘 제조에 매우 적합하다.
실리콘, 불순물, 탈가스, 탈수소, 공명, 공진, 마이크로 웨이브

公开(公告)号：KR101138869B1

公开(公告)日：2012-05-14

申请号：KR1020060133094

申请日：2006-12-22

Applicant: 삼성전자주식회사

Inventor： 정지심 ,  한정석 ,  이상윤 ,  김종만 ,  권장연 ,  박경배

IPC: H01L29/786

CPC classification number: H01L21/02672 ,  H01L21/02532 ,  H01L21/02595 ,  H01L27/1229 ,  H01L27/1277 ,  H01L27/3262

Abstract: 적은 공정수와 간단한 공정으로 쉽게 제조될 수 있도록 그 제조공정이 개선된 유기발광 디스플레이의 단위 화소부 구동소자의 제조방법이 개시된다. 본 발명에 따른 유기발광 디스플레이의 단위 화소부 구동소자의 제조방법은, 기판의 동일 평면 상에 배치되는 제1 비정질 영역과 제2 비정질 영역을 포함하는 비정질 실리콘층을 형성하는 단계, 상기 제1 비정질 영역 상에 소수성의 자기조립 단분자막을 형성하는 단계, 상기 제2 비정질 영역 및 자기조립 단분자막 상에 니켈입자들이 분산된 수용액을 도포하되, 이들 사이의 친수성(hydrophilicity) 차이를 이용하여 상기 자기조립 단분자막 보다 상기 제2 비정질 영역 상에 상대적으로 더 많은 양의 니켈입자들을 분포시키는 단계, 어닐링 공정을 통해 상기 자기조립 단분자막을 증발시키고 동시에 상기 니켈입자들을 매개로 하는 금속유도 결정화를 수행함으로써, 상기 제1 및 제2 비정질 영역을 결정화하여 제1 및 제2 결정화 영역을 형성하는 단계, 상기 제1 및 제2 결정화 영역을 패터닝하여 제1 및 제2 채널영역을 형성하는 단계 및 상기 제1 및 제2 채널영역 위에 제1 및 제2 게이트 전극을 형성하는 단계를 포함한다.

公开(公告)号：KR1020100008210A

公开(公告)日：2010-01-25

申请号：KR1020080068664

申请日：2008-07-15

Applicant: 삼성전자주식회사

Inventor： 류명관 ,  박경배 ,  이상윤 ,  권장연 ,  유병욱 ,  김태상 ,  손경석 ,  정지심

IPC: H01L29/786

CPC classification number: H01L29/78624 ,  H01L29/66765 ,  H01L29/458 ,  H01L29/78621

Abstract: PURPOSE: A poly-Si thin film transistor and method of manufacturing the same are provided to reduce the cost without the additional ion injection processes and photolithographic process. CONSTITUTION: In order that the gate(112) is covered, the gate insulating layer(114) is formed in the top of the substrate. The active layer(116) is formed on the gate insulating layer. The active layer is composed of the poly-silicon. The first polysilicon layer(117) is respectively formed in both-sided upper side of the active layer. The first polysilicon layer is doped in the low concentration. The second polysilicon layer(118) is respectively formed in the upper side of first polysilicon layers. The second polysilicon layer is doped in the concentration like the first polysilicon layer or the high concentration. Source / drain electrodes(120a,120b) are respectively formed in the upper side of second polysilicon layers.

Abstract translation: 目的：提供多晶硅薄膜晶体管及其制造方法，以降低成本，而不需要额外的离子注入工艺和光刻工艺。 构成：为了使栅极（112）被覆盖，栅极绝缘层（114）形成在衬底的顶部。 有源层（116）形成在栅极绝缘层上。 有源层由多晶硅组成。 第一多晶硅层（117）分别形成在有源层的双面上侧。 第一多晶硅层以低浓度掺杂。 第二多晶硅层（118）分别形成在第一多晶硅层的上侧。 第二多晶硅层以类似于第一多晶硅层或高浓度的浓度掺杂。 源极/漏极（120a，120b）分别形成在第二多晶硅层的上侧。

公开(公告)号：KR1020090052228A

公开(公告)日：2009-05-25

申请号：KR1020070118827

申请日：2007-11-20

Applicant: 삼성전자주식회사

Inventor： 박경배 ,  윤선미 ,  이상윤 ,  최재영 ,  신현진 ,  류명관 ,  김태상 ,  권장연 ,  손경석 ,  정지심

IPC: H01L21/20 ,  H01L29/786 ,  B82Y40/00

CPC classification number: H01L21/02675 ,  H01L21/02532 ,  H01L29/66765 ,  Y10S977/762 ,  Y10S977/778 ,  H01L21/02672

Abstract: 다결정 실리콘 박막 및 이를 적용하는 박막 트랜지스터의 제조방법이 개시된다. 개시된 다결정 실리콘 박막의 제조방법은 기판 상에 비정질 실리콘으로 활성층을 형성하는 단계; 상기 활성층에 금 나노로드를 도포하는 단계; 상기 금 나노로드에 적외선 영역의 광을 조사하여 상기 활성층을 결정화 시키는 단계;를 포함한다.

公开(公告)号：KR1020080102029A

公开(公告)日：2008-11-24

申请号：KR1020070048310

申请日：2007-05-17

Applicant: 삼성전자주식회사

Inventor： 류명관 ,  김준성 ,  이상윤 ,  황억채 ,  김태상 ,  권장연 ,  박경배 ,  손경석 ,  정지심

IPC: H01L29/786

CPC classification number: H01L29/7869 ,  H01L29/78696

Abstract: A thin film transistor of ZnO system and a manufacturing method thereof are provided to suppress the damage of the channel layer due to plasma by controlling the concentration of carrier. A thin film transistor of ZnO system comprises the substrate(10); the ZnO system channel layer(22) formed on the substrate; the gate(20) arranged between the substrate and the channel layer; the gate isolation layer(21) prepared between the channel layer and the gate; the source and the drain electrodes(23a,24a) prepared at both sides of the channel; the passivation layer(24) covering the channel layer, the source and drain electrodes. The channel layer includes chloride.

Abstract translation: 提供ZnO系的薄膜晶体管及其制造方法，通过控制载流子的浓度来抑制由于等离子体引起的沟道层的损伤。 ZnO系薄膜晶体管包括衬底（10）; 所述ZnO系沟道层（22）形成在所述基板上; 所述栅极（20）布置在所述基板和所述沟道层之间; 所述栅极隔离层（21）在所述沟道层和所述栅极之间制备; 在通道的两侧准备的源电极和漏电极（23a，24a）; 所述钝化层（24）覆盖所述沟道层，所述源极和漏极。 通道层包括氯化物。

公开(公告)号：KR1020080056581A

公开(公告)日：2008-06-23

申请号：KR1020060129656

申请日：2006-12-18

Applicant: 삼성전자주식회사

Inventor： 김종만 ,  박경배 ,  권장연 ,  정지심

IPC: H01L29/786

CPC classification number: H01L29/78621 ,  H01L29/66757

Abstract: A method for fabricating a thin film transistor is provided to reduce off-current by fabricating a thin film transistor having an LDD(lightly doped drain) region between a source/drain region and a channel region. An amorphous silicon layer is formed on a substrate(10). The amorphous silicon layer is crystallized to form a polysilicon layer. An insulation layer is formed on the polysilicon layer. A mask structure is formed on the insulation layer to mask a partial region of the polysilicon layer, including a gate mask and a photoresist layer that are sequentially stacked. Impurities of a first density are implanted into one and the other ends of the polysilicon layer not covered with the mask structure by an ion beam implantation method to form a source region(14S), a drain region(14D) and a channel region(14C) between the source and drain regions in the polysilicon layer. An ion beam is irradiated to the photoresist layer to shrink the photoresist layer so that one and the other ends of the gate mask are protruded. By using the shrunk photoresist layer as an etch mask, the gate mask and the insulation layer are etched by the same width as the shrunk photoresist layer to form a gate electrode(22a) and a gate insulation layer(16a). Impurities of a second density lower than the first density are implanted into one and the other ends of the channel region exposed to a gap between the gate insulation layer and the source/drain region to form an LDD region.

Abstract translation: 提供一种制造薄膜晶体管的方法，通过制造在源极/漏极区域和沟道区域之间具有LDD（轻掺杂漏极）区域的薄膜晶体管来减少截止电流。 在基板（10）上形成非晶硅层。 非晶硅层被结晶以形成多晶硅层。 在多晶硅层上形成绝缘层。 在绝缘层上形成掩模结构，以掩蔽多晶硅层的部分区域，包括顺序层叠的栅极掩模和光致抗蚀剂层。 通过离子束注入方法将第一密度的杂质注入未被掩模结构覆盖的多晶硅层的一端和另一端，以形成源极区（14S），漏极区（14D）和沟道区（14C） ）在多晶硅层中的源区和漏区之间。 将离子束照射到光致抗蚀剂层以收缩光致抗蚀剂层，使得栅极掩模的一端和另一端突出。 通过使用收缩的光致抗蚀剂层作为蚀刻掩模，栅极掩模和绝缘层被蚀刻与收缩光致抗蚀剂层相同的宽度，以形成栅电极（22a）和栅极绝缘层（16a）。 将低于第一密度的第二密度的杂质注入暴露于栅极绝缘层和源极/漏极区之间的间隙的沟道区的一端和另一端，以形成LDD区。