-
公开(公告)号：KR1020090132251A
公开(公告)日：2009-12-30
申请号：KR1020080058427
申请日：2008-06-20
Applicant: 전자부품연구원
Abstract: PURPOSE: Paste for low resistance thermosetting type thick film resistor is provided to keep thick film property by making the paste with a kind of carbon and nano-silver, which are used as conductive filter, at the same time. CONSTITUTION: A thermosetting resin is a liquid state in room temperature. Hardener cures the thermosetting resin. The thermosetting resin is a urethane-modified epoxy resin. Carbon black, graphite, or nano-silver is used as conductive filler.
Abstract translation: 目的：提供低电阻热固型厚膜电阻器的粘贴，以同时使用用作导电过滤器的碳和纳米银制成糊状物来保持厚膜性能。 构成：热固性树脂在室温下为液态。 固化剂固化了热固性树脂。 热固性树脂是氨基甲酸酯改性的环氧树脂。 炭黑，石墨或纳米银用作导电填料。
-
Patent Agency Ranking
公开(公告)号：KR1020090012682A
公开(公告)日：2009-02-04
申请号：KR1020070076705
申请日：2007-07-31
Applicant: 전자부품연구원
IPC: H01L21/027
CPC classification number: H01L21/0274 , G03F7/2022
Abstract: A formation method of the polymer thick layer resistor is provided to reduce the deviation of the resistance value and simplify the manufacturing process. A formation method of the polymer thick layer resistor comprises a step for forming conductivity cattails(111,112); a step for coating the paste(120) for the photosensitivity resistance; a step for forming a resistor pattern; and a step for forming the protective layer. The conductivity cattail is formed on a supporting part(100). The supporting part is a substrate or the electric component. The resistor pattern is formed by exposing and developing the paste for the photosensitivity resistance.
Abstract translation: 提供聚合物厚层电阻器的形成方法以减少电阻值的偏差并简化制造过程。 聚合物厚层电阻器的形成方法包括形成电导率电极的步骤（111,112）; 用于涂覆所述糊剂（120）以获得耐光敏性的步骤; 形成电阻图案的步骤; 以及形成保护层的步骤。 在支撑部分（100）上形成导电性的尾巴。 支撑部件是基板或电气部件。 电阻图案通过曝光和显影用于耐光敏性的浆料而形成。
-
公开(公告)号：KR100832803B1
公开(公告)日：2008-05-27
申请号：KR1020060076775
申请日：2006-08-14
Applicant: 전자부품연구원
Abstract: 본 발명은 프린트 배선용 기판에 사용되는 저유전율 저손실의 열경화성 복합 수지 조성물에 관한 것으로, 특히 폴리페닐렌옥사이드(PPO)와 폴리스티렌(PS)이 6:4 내지 8:2 의 중량비율로 혼합된 모수지; 상기 모수지에 대하여 1:9 내지 3:7의 중량비율에 해당하는 양의 가교제; 상기 모수지에 대하여 1:10 내지 1:5의 중량비율에 해당하는 양의 첨가제; 및 상기 가교제에 대하여 1:20 내지 1:5의 중량비율에 해당하는 양의 개시제가 포함된 저유전율 저손실의 열경화성 복합 수지 조성물인 것을 특징으로 한다. 이러한 본 발명은 고주파 영역에서 우수한 전기적 특성을 가지는 폴리페닐렌옥사이드 수지를 포함하여 프린트 배선용 기판, 프리프레그, 시트, 필름, 테이프, 적층판 또는 회로용 적층재 등을 제조하는데 이용됨으로써, 상기 프린트 배선용 기판 등이 종래의 복합 수지 조성물에 의하는 것보다 작은 유전율 및 유전손실을 가지게 할 수 있는 효과가 있다.
프린트 배선용 기판, 프리프레그, 폴리페닐렌옥사이드-
公开(公告)号：KR100784127B1
公开(公告)日：2007-12-12
申请号：KR1020050122266
申请日：2005-12-13
Applicant: 전자부품연구원
IPC: H05K3/46
Abstract: 본 발명은 다층 인쇄회로기판의 제조방법에 관한 것으로서, 절연층, 상기 절연층의 일면에 형성된 보호 필름, 상기 절연층의 타면에 형성된 금속 박막으로 이루어지며, 상기 절연층 및 보호 필름을 관통하는 관통공을 구비한 복수의 적층판을 준비하는 단계; 상기 각 적층판의 관통공을 충진하여 범프(Bump)를 형성하는 단계; 상기 보호 필름을 박리하는 단계; 상기 금속 박막을 식각하여, 상기 각 적층판에 회로 패턴을 형성하는 단계; 상기 각 적층판을 압착하는 단계를 포함하여 이루어지며, 상기 관통공에 충진된 범프는 도금법에 의해 형성된다.
본 발명은 이러한 특징에 의해, 범프가 보호 필름의 박리에 의해 손상되는 것을 방지할 수 있을 뿐만 아니라, 범프의 저항을 낮추어 다층 인쇄회로기판의 발열을 감소시킬 수 있다.
다층 인쇄회로기판, 범프(Bump)-
公开(公告)号：KR100734244B1
公开(公告)日：2007-07-02
申请号：KR1020060048170
申请日：2006-05-29
Applicant: 전자부품연구원
IPC: H05K3/46
Abstract: A multilayer printed circuit board and a method for manufacturing the same are provided to control a height of a conductive bump by adjusting a thickness of a copper foil when forming the copper foil. A method for manufacturing a multilayer printed circuit board includes the steps of: forming a first laminated plate(A) and a second laminated plate(B) having circuit patterns on upper and lower surfaces of a first insulating layer, a via hole which penetrates the first insulating layer and the circuit patterns to electrically connect the circuit patterns, and a conductive paste filled in the via hole; forming an interlayer connection layer(C) having a via hole in a second insulating layer, and a conductive paste filled in the via hole to be protruded from upper and lower surfaces of the second insulating layer; and thermally compressing the first laminated plate(A), the second laminated plate(B), and the interlayer connection plate(C) interposed between the first laminated plate(A) and the second laminated plate(B) whose via holes are located on the same line.
Abstract translation: 提供一种多层印刷电路板及其制造方法，以在形成铜箔时通过调整铜箔的厚度来控制导电性凸块的高度。 一种制造多层印刷电路板的方法包括以下步骤：在第一绝缘层的上表面和下表面上形成具有电路图案的第一层压板（A）和第二层压板（B），穿透 第一绝缘层和用于电连接电路图案的电路图案以及填充在通孔中的导电膏; 在第二绝缘层中形成具有通孔的层间连接层（C），以及填充在通孔中以从第二绝缘层的上表面和下表面突出的导电膏; （A）和第二层压板（B）之间的第一层压板（A），第二层压板（B）和层间连接板（C）进行热压缩，所述第一层压板（A）和第二层压板 同一条线。
-
公开(公告)号：KR1020070062638A
公开(公告)日：2007-06-18
申请号：KR1020050122266
申请日：2005-12-13
Applicant: 전자부품연구원
IPC: H05K3/46
CPC classification number: H05K3/429 , H05K3/4007 , H05K3/423
Abstract: A method for manufacturing a multiple-layer printed circuit board is provided to shorten a bump forming time by forming a bump inside a penetration hole through an electrolytic plating. A method for manufacturing a multiple-layer printed circuit board includes the steps of: preparing a plurality of stacking plates having an insulation layer(10), a protection film(11) formed on a side of the insulation layer(10), a metal thin film(12) formed on the other side of the insulation layer(10), and a penetration hole(13) to penetrate the insulation layer(10) and the protection film(11); forming a bump by filling the penetration hole(13) of each of the stacking plates; exfoliating the protection film(11); forming a circuit pattern on each of the stacking plates by etching the metal thin film(12); and compressing each of the stacking plates. The bump filled in the penetration hole(13) is formed by a plating process.
Abstract translation: 提供一种制造多层印刷电路板的方法，用于通过在电镀中在穿透孔内形成凸起来缩短凸块形成时间。 一种制造多层印刷电路板的方法包括以下步骤：制备具有绝缘层（10），形成在绝缘层（10）侧的保护膜（11）的多个堆叠板，金属 形成在绝缘层（10）的另一侧的薄膜（12）和穿透绝缘层（10）和保护膜（11）的穿透孔（13）。 通过填充每个堆叠板的贯通孔（13）形成凸块; 剥离保护膜（11）; 通过蚀刻金属薄膜（12）在每个堆叠板上形成电路图案; 并压缩每个堆叠板。 填充在贯通孔（13）中的凸块通过电镀工艺形成。
-
-
-
-
-
Search Results
86
records
(took 0.023 seconds)
