-
-
公开(公告)号：WO2014175687A1
公开(公告)日：2014-10-30
申请号：PCT/KR2014/003619
申请日：2014-04-24
Applicant: 전자부품연구원
IPC: H01L21/28
CPC classification number: H01L23/5226 , H01L21/76805 , H01L21/76843 , H01L21/76898 , H01L23/481 , H01L23/5222 , H01L23/5225 , H01L23/5227 , H01L23/5228 , H01L23/528 , H01L23/5329 , H01L28/10 , H01L2924/0002 , H01L2924/00
Abstract: 본 발명에 따른 반도체 소자용 배선을 형성하는 방법은 실리콘 기판의 제1면을 선택적으로 식각하여 소정의 패턴을 형성하는 단계, 상기 소정의 패턴이 형성된 부분을 포함하는 상기 제1면의 선택된 영역을 금속층으로 코팅하는 단계, 식각된 부분을 채우고 상기 코팅된 금속층을 덮도록, 상기 제1면에 유기물을 형성하는 단계, 상기 유기물에 비아 홀을 형성하고, 상기 비아 홀을 통해서 금속 배선으로 상기 코팅된 금속층과 연결하는 단계, 그리고 식각된 부분에 형성된 금속층의 일부가 제거되도록 상기 제1면과 대응되는 제2면을 갈아내는 단계를 포함한다.
Abstract translation: 根据本发明的用于形成用于半导体器件的布线的方法包括：选择性地蚀刻硅衬底的第一表面以形成预定图案; 涂覆有金属层，所述第一表面的选定区域包含形成所述预定图案的部分; 在第一表面上形成有机材料以填充蚀刻部分并覆盖涂覆的金属层; 在有机材料中形成通孔，并通过通孔将金属布线连接到涂覆的金属层; 并研磨对应于第一表面的第二表面以去除在蚀刻部分中形成的金属层的一部分。
-
公开(公告)号：KR102038602B1
公开(公告)日：2019-10-31
申请号：KR1020170089745
申请日：2017-07-14
Applicant: 전자부품연구원
IPC: H01L23/367 , H01L23/28 , H01L23/538 , H01L25/065 , H01L25/07
-
公开(公告)号：KR101519760B1
公开(公告)日：2015-05-12
申请号：KR1020130164946
申请日：2013-12-27
Applicant: 전자부품연구원
IPC: H01L21/28
CPC classification number: H01L21/76898 , H01L21/0273 , H01L21/30604 , H01L21/76877
Abstract: 본발명은, 감광성유리기판을이용하여높은단차비를갖는금속배선을형성할수 있는금속배선형성방법및 이에의해제조된수동소자를내장한금속배선기판에관한것으로, 상기금속배선형성방법은, 감광성유리기판의상면에패터닝된포토마스크를형성하는단계; 상기패터닝된포토마스크를통해노출된상기감광성유리기판의표면을노광하여식각제거영역을형성하는단계; 형성된식각제거영역을제1 식각을통해배선홈을형성하는단계; 및형성된배선홈에도전물질을충진하여금속배선을형성하는단계;를포함할 수있다.
Abstract translation: 本发明涉及通过使用光致抗蚀剂玻璃基板和具有由此制造的无源元件的金属线基板来形成具有高纵横比的金属线的方法。 形成金属线的方法可以包括在光致抗蚀剂玻璃基板的上侧形成图案化的光掩模的步骤; 曝光由图案化的光致抗蚀剂掩模曝光的光致抗蚀剂玻璃基板的表面以形成蚀刻去除区域的步骤; 通过对蚀刻去除区域进行第一蚀刻工艺来形成线槽的步骤; 以及通过用导电材料填充线槽来形成金属线的步骤。
-
公开(公告)号：KR101439306B1
公开(公告)日：2014-09-11
申请号：KR1020130015266
申请日：2013-02-13
Applicant: 전자부품연구원
IPC: H01L23/48
Abstract: 본 발명은 연성 실리콘 인터포저 및 이의 제작 방법에 관한 것으로, 보다 상세하게는 절곡부를 구비한 실리콘 웨이퍼(Si wafer) 기반의 수동 집적 회로(integrated passive device)에 관한 것으로 실리콘 웨이퍼 상에 절곡부를 구비하여 종래 2차원적인 패키징만 가능한 한계점을 해결하였고, 기존의 DRIE(deep reacitve ion etching)공정을 이용하여 실리콘 관통 비아를 형성하는 공정중 절곡이 될 부분을 동시에 형성할 수 있고, 기존의 스핀코팅으로 절연층을 형성하는 실리콘 인터포저와는 폴리머 라미네이트 공정을 사용하므로 절곡부를 용이하게 구현할수 있으며, 3차원적으로 휘거나 접을수 있는 플렉시블 실리콘 인터포저 구현이 가능한 효과가 있다.
-
Patent Agency Ranking
公开(公告)号：KR101397667B1
公开(公告)日：2014-05-23
申请号：KR1020130046355
申请日：2013-04-25
Applicant: 전자부품연구원
IPC: H01L21/28
CPC classification number: H01L23/5226 , H01L21/76805 , H01L21/76843 , H01L21/76898 , H01L23/481 , H01L23/5222 , H01L23/5225 , H01L23/5227 , H01L23/5228 , H01L23/528 , H01L23/5329 , H01L28/10 , H01L2924/0002 , H01L2924/00
Abstract: A method for manufacturing a line for a semiconductor device according to the present invention includes a step of forming a preset pattern by selectively etching a first surface of a silicon substrate; a step of coating the selected region of the first surface which includes a part where the preset pattern is formed, with a metal layer; a step of forming an organic material in the first surface to fill the etched part and cover the coated metal layer; a step of forming a via hole in the organic material and connecting the coated metal layer to a metal line through the via hole; and a step of polishing a second surface corresponding to the first surface to remove a part of the metal layer where the etched part is formed.
Abstract translation: 根据本发明的用于制造半导体器件的线的方法包括通过选择性蚀刻硅衬底的第一表面来形成预设图案的步骤; 用金属层涂覆包括形成预定图案的部分的第一表面的选定区域的步骤; 在所述第一表面中形成有机材料以填充所述蚀刻部分并覆盖所述涂覆的金属层的步骤; 在有机材料中形成通孔并通过通孔将涂覆的金属层连接到金属线的步骤; 以及对与所述第一表面对应的第二表面进行抛光以除去形成有蚀刻部分的金属层的一部分的步骤。
-
公开(公告)号：KR101299217B1
公开(公告)日：2013-08-22
申请号：KR1020120005248
申请日：2012-01-17
Applicant: 전자부품연구원
IPC: H01L21/822 , H01L27/04
CPC classification number: H01L23/481 , H01L23/5227 , H01L2924/0002 , Y02P80/30 , H01L2924/00
Abstract: 반도체 소자에 해당하는 나선형 인덕터는 제1 금속 배선과 제1 금속 배선을 외부 소자와 연결시키기 위한 제2 및 제2 금속 배선을 포함한다. 실리콘 기판에 나선형의 권선 패턴에 따라서 홈을 형성하고 나선형의 권선 패턴에 따라서 형성된 홈에 금속을 채워 넣어서 제1 금속 배선이 형성되고 실리콘 기판 위에 절연층을 두고 절연층 위에 제2 및 제3 금속 배선이 형성된다.
Abstract translation: 对应于半导体器件的螺旋电感器包括第一金属互连和用于将第一金属互连连接到外部器件的第二和第二金属互连线。 根据螺旋的绕组图案上的凹槽的第二和第三金属布线，以及在所述凹槽中插入填充金属根据螺旋线的绕线模式形成在第一金属与在硅衬底上的绝缘层，在所述硅衬底的绝缘层形成 它形成。
-
公开(公告)号：KR1020130084452A
公开(公告)日：2013-07-25
申请号：KR1020120005248
申请日：2012-01-17
Applicant: 전자부품연구원
IPC: H01L21/822 , H01L27/04
CPC classification number: H01L23/481 , H01L23/5227 , H01L2924/0002 , Y02P80/30 , H01L2924/00
Abstract: PURPOSE: A semiconductor device and a manufacturing method thereof are provided to implement a thin module or a thin package substrate by embedding a wire structure in a substrate despite having a thick wire. CONSTITUTION: A spiral inductor (100) is formed on a silicon substrate (200). The spiral inductor includes a first metal wire (110) and second to third wires (120,130). The first metal wire has a spiral winding pattern. The second and the third wires connect both end terminals of the first metal wire to an external device. A groove is formed by vertically etching the substrate according to the shape of a semiconductor device. An insulation layer (210) is formed along the inner wall of the groove. The semiconductor device is formed by filling the groove with metal.
Abstract translation: 目的：提供一种半导体器件及其制造方法，通过将线结构嵌入衬底中来实现薄模块或薄封装衬底，尽管具有粗线。 构成：在硅衬底（200）上形成螺旋电感（100）。 螺旋电感器包括第一金属线（110）和第二至第三线（120,130）。 第一金属线具有螺旋缠绕图案。 第二和第三线将第一金属线的两端连接到外部设备。 通过根据半导体器件的形状垂直蚀刻衬底形成沟槽。 沿凹槽的内壁形成绝缘层（210）。 半导体器件通过用金属填充沟槽而形成。
-
公开(公告)号：KR101225663B1
公开(公告)日：2013-01-23
申请号：KR1020110045238
申请日：2011-05-13
Applicant: 전자부품연구원
CPC classification number: H01L21/568 , H01L2224/04105 , H01L2224/19 , H01L2224/32225 , H01L2224/73267 , H01L2924/15153 , H01L2924/181 , H01L2924/00 , H01L2224/18 , H01L2924/00012
Abstract: 본 발명은 칩 내장형 기판 제조 방법이 개시된다. 일 실시 예에서, 금속 박막 상부에 반도체 칩 안착용 감광성 드라이 필름을 라미네이트하는 (a) 단계; 상기 금속 박막 하부에 얼라인먼트 패턴용 감광성 드라이 필름을 라미네이트하는 (b) 단계; 상기 반도체 칩 안착용 감광성 드라이 필름에 반도체 칩을 삽입하기 위한 반도체 칩 삽입구를 형성하는 (c) 단계; 상기 얼라인먼트 패턴용 감광성 드라이 필름에 얼라인먼트 패턴을 형성하는 (d) 단계; 상기 얼라인먼트 패턴이 형성된 부분만을 남기고 금속 박막을 에칭하여 얼라인먼트 포스트를 형성하는 (e) 단계; 상기 반도체 칩 삽입구가 형성된 감광성 드라이 필름 상에 반도체 칩 이탈 방지용 감광성 드라이 필름을 라미네이트하고, 남아있는 얼라인먼트 패턴용 감광성 드라이 필름을 제거하는 (f) 단계; 반도체 칩이 상기 반도체 칩 삽입구에 삽입된 후에, 상기 반도체 칩 안착용 감광성 드라이 필름 상에 패키징재를 적층하는 (g)단계; 남아 있는 감광성 드라이 필름을 제거하는 (h)단계; 및 상기 반도체 칩 하부를 패키징재로 적층하는 (i)단계를 포함하는 것으로, 반도체 칩을 지지하기 위한 코어를 구비하지 않고서도 반도체 칩을 패키징할 수 있는 것입니다.
-
公开(公告)号：KR1020120127033A
公开(公告)日：2012-11-21
申请号：KR1020110045238
申请日：2011-05-13
Applicant: 전자부품연구원
CPC classification number: H01L21/568 , H01L2224/04105 , H01L2224/19 , H01L2224/32225 , H01L2224/73267 , H01L2924/15153 , H01L2924/181 , H01L2924/00 , H01L2224/18 , H01L2924/00012
Abstract: PURPOSE: A manufacturing method for a chip embedded substrate is provided to easily arrange a semiconductor chip in an semiconductor chip inlet hole by precisely making the semiconductor chip inlet hole using a dry film. CONSTITUTION: A photosensitive dry film(200) for mounting a semiconductor chip is laminated on an upper portion of a metal thin film(100). The photosensitive dry film for an alignment pattern is laminated on a lower portion of the metal thin film. A semiconductor chip inlet hole is formed for inserting the semiconductor chip into the photosensitive dry film for mounting the semiconductor chip. An alignment pattern is formed on the photosensitive dry film for the alignment pattern. An alignment post is formed by etching the metal thin film except for a portion where the alignment pattern is formed.
Abstract translation: 目的：提供一种用于芯片嵌入式基板的制造方法，通过使用干膜精确地制造半导体芯片入口孔，将半导体芯片容易地布置在半导体芯片入口孔中。 构成：用于安装半导体芯片的感光干膜（200）层压在金属薄膜（100）的上部。 用于对准图案的感光性干膜层叠在金属薄膜的下部。 形成用于将半导体芯片插入到用于安装半导体芯片的感光干膜中的半导体芯片入口孔。 在对准图案的感光性干膜上形成取向图案。 通过蚀刻除了形成对准图案的部分之外的金属薄膜形成定位柱。
-
-
-
-
-
-
-
-
-
Search Results
86
records
(took 0.024 seconds)
