公开(公告)号：KR1020080010939A

公开(公告)日：2008-01-31

申请号：KR1020060071657

申请日：2006-07-28

Applicant: 한국전자통신연구원

Inventor： 김현수 ,  박정우 ,  민봉기 ,  임영안 ,  김경옥

IPC: H01L31/00

CPC classification number: G02F1/025 ,  G02F2203/50 ,  G11C13/04

Abstract: An optical device including a gate insulator with an edge effect is provided to improve a change of a refractive index or an optical attenuation effect without deterioration of a dynamic characteristic by increasing an optical confinement factor of a charged layer near a gate insulating film. An optical device including a gate insulator with an edge effect includes a semiconductor substrate(102), an insulator(104), a first semiconductor layer, a gate insulating film(150), and a second semiconductor layer. The insulator is arranged on the semiconductor substrate. The first semiconductor layer is doped with a first conductive impurity arranged on the insulator and has a recessed groove(152) on a top part thereof. The gate insulating film covers the groove and a part of the first semiconductor layer. The second semiconductor layer covers the gate insulating film and is doped with a second conductive impurity opposite to the first conductive impurity.

Abstract translation: 提供包括具有边缘效应的栅极绝缘体的光学器件，以通过增加栅极绝缘膜附近的带电层的光学限制因子来改善折射率或光学衰减效果的变化而不会使动态特性变差。 包括具有边缘效应的栅极绝缘体的光学器件包括半导体衬底（102），绝缘体（104），第一半导体层，栅极绝缘膜（150）和第二半导体层。 绝缘子布置在半导体衬底上。 第一半导体层掺杂有布置在绝缘体上的第一导电杂质，并且在其顶部上具有凹槽（152）。 栅极绝缘膜覆盖沟槽和第一半导体层的一部分。 第二半导体层覆盖栅极绝缘膜，并掺杂有与第一导电杂质相反的第二导电杂质。

公开(公告)号：KR100779091B1

公开(公告)日：2007-11-27

申请号：KR1020060071656

申请日：2006-07-28

Applicant: 한국전자통신연구원

Inventor： 김현수 ,  박정우 ,  민봉기 ,  김경옥

IPC: H01L21/31

CPC classification number: G02F1/025 ,  G02F1/225 ,  G02F1/3132 ,  H01L31/105

Abstract: An optical device including a gate insulating layer with a modulated thickness is provided to improve a change of refractive indexes or an optical attenuation effect by changing a thickness of a gate insulating layer. An insulator is arranged on a semiconductor substrate(102). A first semiconductor layer having a uniform thickness is formed on the insulator. The first conductive layer is doped with a first conductive type impurity. A gate insulating layer(150) is formed on a part of the first semiconductor layer. The gate insulating layer is formed with a concave structure so that a center part of the gate insulating layer is thin. A second semiconductor layer is formed to cover an upper surface of the gate insulating layer. The second semiconductor layer is doped with a second conductive type impurity.

Abstract translation: 提供了包括具有调制厚度的栅极绝缘层的光学器件，以通过改变栅极绝缘层的厚度来改善折射率的变化或光学衰减效果。 绝缘体设置在半导体衬底（102）上。 在绝缘体上形成具有均匀厚度的第一半导体层。 第一导电层掺杂有第一导电类型杂质。 在第一半导体层的一部分上形成栅极绝缘层（150）。 栅极绝缘层形成为具有凹形结构，使得栅极绝缘层的中心部分较薄。 形成第二半导体层以覆盖栅极绝缘层的上表面。 第二半导体层掺杂有第二导电类型杂质。

公开(公告)号：KR100668414B1

公开(公告)日：2007-01-16

申请号：KR1020050070624

申请日：2005-08-02

Applicant: 한국전자통신연구원

Inventor： 민봉기 ,  조민형 ,  권종기 ,  강진영

IPC: H02M1/14

Abstract: 본 발명의 목적은 두 개의 피드백 루프를 적용한 회로를 구현하여, 낮은 전압에서도 동작이 가능한 구조를 가지며, 전원 노이즈를 억제하기 위하여 높은 PSRR(Power Supply Rejection Ratio) 특성을 가지도록 하였으며, 더불어 기존의 일반적인 기준 전압 발생기에서 나타나는 전압-전류 변환기가 필요하지 않은 구조를 갖는 낮은 기준 전류발생기를 제공하는 것이다.
본 발명은 소정의 전류를 전달받아 제 1 전압을 발생하되 상기 제 1 전압은 온도에 대응하여 전압레벨이 감소하는 제 1 전압발생부, 제 2 전압을 발생하되 상기 제 2 전압은 온도에 대응하여 전압레벨이 높아지는 제 2 전압발생부, 상기 제 1 전압에 대응한 제 1 전류를 발생하는 제 1 전류 발생부, 상기 제 2 전압에 대응한 제 2 전류를 발생하는 제 2 전류 발생부 및 상기 제 1 및 제 2 전류를 전달받아 상기 제 1 및 제 2 전류가 합산된 기준전류를 생성하는 기준전류 발생부를 포함하는 기준전류 발생기를 제공하는 것이다.

公开(公告)号：KR1020050064569A

公开(公告)日：2005-06-29

申请号：KR1020030096041

申请日：2003-12-24

Applicant: 한국전자통신연구원

Inventor： 송영주 ,  심규환 ,  민봉기 ,  강진영

IPC: H01L27/092 ,  H01L21/8228

Abstract: 본 발명은 응력이 인가된 얇은 실리콘-게르마늄층 및 실리콘 캡층을 포함하는 실리콘/실리콘-게르마늄/실리콘 시모스(CMOS) 소자에 관한 것으로, n-채널 소자와 p-채널 소자의 실리콘 캡층이 서로 다른 두께로 형성된다. p-채널 소자의 실리콘 캡층을 얇게 형성하여 유효 게이트-절연막 캐패시턴스를 감소시키는 동시에 절연막 계면에서의 기생 채널 형성이 최소화되도록 하고, n-채널 소자의 실리콘 캡층을 두껍게 형성하여 대부분의 채널이 실리콘 캡층에 형성되도록 하므로써 두 소자의 전자 이동도 및 전기적 특성이 향상될 수 있다.

公开(公告)号：KR1020030017746A

公开(公告)日：2003-03-04

申请号：KR1020010050742

申请日：2001-08-22

Applicant: 한국전자통신연구원

Inventor： 서동우 ,  민봉기 ,  강진영

IPC: H01L27/04

CPC classification number: H01F17/0013 ,  H01F17/0006 ,  H01F27/34

Abstract: PURPOSE: A spiral inductor of a parallel branch structure is provided to increase total inductance by generating mutual inductance between lower metal lines and mutual inductance between an upper metal line and a lower metal line. CONSTITUTION: A spiral inductor(500) includes a lower metal line(510) and an upper metal line(520). The lower metal line(510) and the upper metal line(520) are isolated each other by an insulating layer. The lower metal line(510) and the upper metal line(520) are isolated each other by using a via contact(530). The upper metal line(520) is formed spirally. The lower metal line(510) includes the first and the second lower metal lines(511,512). The first lower metal lines(511) are parallel to each other. The second lower metal lines(512) are parallel to the upper metal line(520).

Abstract translation: 目的：提供并联支路结构的螺旋电感，通过在下金属线之间产生互感和上金属线与下金属线之间的互感来增加总电感。 构成：螺旋电感器（500）包括下金属线（510）和上金属线（520）。 下金属线（510）和上金属线（520）通过绝缘层彼此隔离。 下金属线（510）和上金属线（520）通过使用通孔触点（530）彼此隔离。 上部金属线（520）螺旋形成。 下金属线（510）包括第一和第二下金属线（511,512）。 第一下部金属线（511）彼此平行。 第二下金属线（512）平行于上金属线（520）。