公开(公告)号：KR1020070059880A

公开(公告)日：2007-06-12

申请号：KR1020060059128

申请日：2006-06-29

Applicant: 한국전자통신연구원

Inventor： 안창근 ,  임기주 ,  백인복 ,  양종헌 ,  이성재

IPC: B82B3/00 ,  H01L21/28 ,  H01L29/06 ,  B82Y15/00

CPC classification number: H01L21/02601 ,  B82Y15/00 ,  H01L21/02554 ,  H01L21/28 ,  H01L21/30604 ,  H01L21/7806 ,  H01L29/0665 ,  H01L29/413

Abstract: A process for fabrication of a sensor having a nano-gap electrode is provided to form the sensor with excellent sensitivity compared to common detective sensors and to ensure integration and massive production of sensor devices by forming a laminate structure of metal electrode layer and intermediate oxide layer and adopting the structure for the nano-gap electrode sensor. The process includes the steps of: (a) partitioning top side of an oxide layer into first, second and third regions; (b) forming first metal electrode layer(20,60) on the first and second regions and preparing an intermediate oxide layer over the first metal electrode layer; (c) forming second metal electrode layer(40,80) on the first and third regions and preparing another intermediate oxide layer over the second metal electrode layer; (d) repeatedly performing the steps of (b) and (c) to laminate multiple metal electrode layers and the intermediate layers(30,50,70); (e) forming multiple channels to pass through all of the metal electrode layers and the intermediate layers; and (h) partially etching the intermediate oxide layers to form nano-gaps between the first and second metal electrode layers.

Abstract translation: 提供了具有纳米间隙电极的传感器的制造方法，以与常见的检测传感器相比形成具有优异灵敏度的传感器，并且通过形成金属电极层和中间氧化物层的层叠结构来确保传感器装置的集成和大量生产 并采用纳米间隙电极传感器的结构。 该方法包括以下步骤：（a）将氧化物层的顶侧划分成第一，第二和第三区域; （b）在第一和第二区域上形成第一金属电极层（20,60），并在第一金属电极层上制备中间氧化物层; （c）在第一和第三区域上形成第二金属电极层（40,80），并在第二金属电极层上制备另一个中间氧化物层; （d）重复执行步骤（b）和（c）以层叠多个金属电极层和中间层（30,50,70）; （e）形成多个通道以通过所有金属电极层和中间层; 和（h）部分地蚀刻中间氧化物层以在第一和第二金属电极层之间形成纳米间隙。

公开(公告)号：KR100659581B1

公开(公告)日：2006-12-20

申请号：KR1020050119225

申请日：2005-12-08

Applicant: 한국전자통신연구원

Inventor： 양종헌 ,  안창근 ,  임기주 ,  백인복 ,  조원주 ,  이성재

IPC: C30B29/06

Abstract: A method for crystallizing silicon, a thin film transistor manufactured by the same, and its manufacturing method are provided to improve electron mobility of the thin film transistor by metal-catalyst-induced crystallization. A crystalline filter(120) is formed on a substrate(100). A metal catalyst layer(130) is formed in the crystalline filter. A resist pattern having holes is formed on the substrate. The substrate is patterned along the resist pattern to form the crystalline filter of a well structure. An amorphous silicon layer(140) is deposited on the whole substrate including the crystalline filter. The substrate is thermally processed to crystallize the amorphous silicon layer by metal-catalyst-induced crystallization, so that electron mobility of a thin film transistor is improved.

Abstract translation: 提供一种用于使硅结晶的方法及由其制造的薄膜晶体管及其制造方法，以通过金属 - 催化剂诱导的结晶来改善薄膜晶体管的电子迁移率。 晶体滤波器（120）形成在衬底（100）上。 金属催化剂层（130）形成在晶体滤波器中。 在基板上形成具有孔的抗蚀剂图案。 沿着抗蚀剂图案图案化衬底以形成阱结构的晶体滤波器。 在包括晶体滤波器的整个基板上沉积非晶硅层（140）。 对基板进行热处理以通过金属 - 催化剂诱导的结晶使非晶硅层结晶，从而提高薄膜晶体管的电子迁移率。

公开(公告)号：KR100601053B1

公开(公告)日：2006-07-19

申请号：KR1020050034030

申请日：2005-04-25

Applicant: 한국전자통신연구원

Inventor： 양종헌 ,  백인복 ,  임기주 ,  안창근 ,  조원주 ,  이성재

IPC: H01L21/336

Abstract: 충돌 이온화를 이용한 트랜지스터 및 그 제조 방법을 제시한다. 본 발명에 따르면, 반도체 기판 상에 게이트 유전막, 게이트 및 제1 및 제2 측벽 스페이서를 형성하고, 반도체 기판에 불순물을 경사 이온 주입하여 게이트 및 제1 및 제2스페이서에 마스킹(masking)되어 제1스페이서로부터 이격된 제1불순물층 및 제2스페이서 아래에 중첩되게 연장된 제2불순물층을 형성한다. 상호 간의 사이의 반도체 기판 영역을 이온화 영역으로 설정하는 소스 및 드레인을 제1 및 제2스페이서에 각각 자기 정렬되게 반도체 기판 상에 형성한다. 이때, 소스가 이온화 영역과 쇼트키 접합(schottky junction)을 이루게 제1금속 실리사이드막을 포함하여 형성되고, 드레인이 제2스페이서 아래에 중첩되는 제2불순물층 부분 및 제2불순물층 영역과 저항성 접촉(ohmic contact)을 이루게 제2스페이서에 정렬되는 제2실리사이드막을 포함하여 형성된다.
충돌 이온화, 애벌랜치 항복, 실리사이드, 쇼트키 장벽, 비대칭 소스 드레인

公开(公告)号：KR100590765B1

公开(公告)日：2006-06-15

申请号：KR1020030091886

申请日：2003-12-16

Applicant: 한국전자통신연구원

Inventor： 오지훈 ,  양종헌 ,  임기주 ,  안창근 ,  조원주 ,  이성재

IPC: H01L21/20

Abstract: SOI 소자를 구현하는 데 있어서 채널에서 자기가열 현상에 의하여 발생되는 열의 분산 능력이 우수한 MOSFET 소자 및 그 제조 방법에 관하여 개시한다. 본 발명에 따른 MOSFET 소자는 기판상에 형성된 메사형 활성 영역과, 상기 기판과 상기 활성 영역과의 사이에 개재되어 있는 매몰 산화막과, 상기 활성 영역 및 상기 매몰 산화막의 주위를 포위하도록 형성되며 상기 매몰 산화막 보다 더 큰 열전도도를 가지는 소자분리 영역을 포함한다. 상기 활성 영역 위에는 게이트가 형성되고, 상기 활성 영역과 상기 게이트와의 사이에는 게이트 절연막이 개재되어 있다. 상기 게이트의 양측에서 상기 활성 영역 내에는 소스/드레인 영역이 형성되어 있다.
SOI, 열전도도, 싱크, 소자분리 영역,매몰 산화막, 채널

公开(公告)号：KR100516153B1

公开(公告)日：2005-09-21

申请号：KR1020030091335

申请日：2003-12-15

Applicant: 한국전자통신연구원

Inventor： 오지훈 ,  양종헌 ,  임기주 ,  안창근 ,  조원주 ,  이성재

IPC: H01L21/335

Abstract: SOI 기판을 이용한 극소 채널의 SOI 모스펫(MOSFET) 소자의 제조방법을 제공한다. 본 발명은 HSQ(hydrogen silsesquioxane)막의 리플로우(reflow) 공정을 이용하여 엘리베이티드 소스/드레인(ESD, elevated source/drain)을 형성하고, 저유전율의 절연막을 층간 절연막으로 형성한다. 이에 따라, 본 발명은 저저항의 소스/드레인 및 저유전율의 층간 절연막과 매우 얇은 두께의 실리콘 채널층을 갖는 SOI 기판을 사용함으로 단채널 효과를 억제할 수 있고 구동 능력이 향상되고 RC 지연 시간이 향상된 저전력 및 고속 동작의 SOI 모스펫 소자를 제조할 수 있다.

公开(公告)号：KR1020050062020A

公开(公告)日：2005-06-23

申请号：KR1020030093683

申请日：2003-12-19

Applicant: 한국전자통신연구원

Inventor： 조원주 ,  양종헌 ,  임기주 ,  안창근 ,  오지훈 ,  이성재

IPC: H01L29/78

Abstract: 이중 게이트 전극을 구비하는 모스펫 소자 및 그 제조방법을 제공한다. 본 발명의 모스펫 소자는 단결정 실리콘층에 형성된 소스/드레인 영역과 그 사이에 형성된 채널 영역과, 상기 채널 영역 상의 일부에 형성되고, 주 게이트 절연막 및 주 게이트 전극으로 구성된 주 게이트 스택과, 상기 주 게이트 스택의 양측벽, 상기 채널 영역의 일부 및 소스/드레인 영역 상에 형성되고, 확장부 형성 게이트 절연막 및 확장부 형성 게이트 전극으로 구성된 확장부 형성 게이트 스택을 포함하여 이루어진다. 본 발명의 모스펫 소자는 상기 확장부 형성 게이트 전극을 통하여 상기 주 게이트의 양측 하부에 소스/드레인 확장부를 전기적으로 형성할 수 있어 단채널 효과 억제에 유리하고 구동 능력을 향상시킬 수 있다.

公开(公告)号：KR1020050060302A

公开(公告)日：2005-06-22

申请号：KR1020030091886

申请日：2003-12-16

Applicant: 한국전자통신연구원

Inventor： 오지훈 ,  양종헌 ,  임기주 ,  안창근 ,  조원주 ,  이성재

IPC: H01L21/20

Abstract: SOI 소자를 구현하는 데 있어서 채널에서 자기가열 현상에 의하여 발생되는 열의 분산 능력이 우수한 MOSFET 소자 및 그 제조 방법에 관하여 개시한다. 본 발명에 따른 MOSFET 소자는 기판상에 형성된 메사형 활성 영역과, 상기 기판과 상기 활성 영역과의 사이에 개재되어 있는 매몰 산화막과, 상기 활성 영역 및 상기 매몰 산화막의 주위를 포위하도록 형성되며 상기 매몰 산화막 보다 더 큰 열전도도를 가지는 소자분리 영역을 포함한다. 상기 활성 영역 위에는 게이트가 형성되고, 상기 활성 영역과 상기 게이트와의 사이에는 게이트 절연막이 개재되어 있다. 상기 게이트의 양측에서 상기 활성 영역 내에는 소스/드레인 영역이 형성되어 있다.

公开(公告)号：KR101878376B1

公开(公告)日：2018-07-16

申请号：KR1020120128990

申请日：2012-11-14

Applicant: 한국전자통신연구원

Inventor： 안창근

IPC: G06F3/00 ,  G06F3/14 ,  G09G5/373 ,  G06K9/20

CPC classification number: G06F3/013 ,  G06F3/04842 ,  G06F3/0487 ,  G06F2203/04806

Abstract: 본발명은시점기반제어장치에관한것이다. 본발명의시점기반제어장치는시점기반제어장치는제어대상기기를사용자시점에따라제어할수 있다. 이때, 시점기반제어장치는사용자에게디스플레이되는영상의크기제어를통해제어대상기기를제어함으로보다정밀하게제어대상기기의제어가가능하다.

公开(公告)号：KR101749236B1

公开(公告)日：2017-07-04

申请号：KR1020110030254

申请日：2011-04-01

Applicant: 한국전자통신연구원

Inventor： 안창근 ,  이수열

IPC: A61B1/227 ,  A61B1/00 ,  A61B5/00 ,  A61B5/01 ,  A61B5/0205 ,  A61B5/024 ,  A61B5/0402 ,  A61B18/00

CPC classification number: A61B8/12 ,  A61B1/00009 ,  A61B1/00011 ,  A61B1/227 ,  A61B5/0002 ,  A61B5/015 ,  A61B5/02055 ,  A61B5/02438 ,  A61B5/0402 ,  A61B5/4836 ,  A61B5/6817 ,  A61B2018/00327 ,  A61B2090/378 ,  A61F7/12 ,  A61F2007/0005 ,  A61M31/002 ,  A61N2005/0605 ,  A61N2007/0043

Abstract: 귀속 삽입형소형진단장치가제공된다. 이진단장치는그 일단에사용자의귀 속의질병의존재유무를알기위해귀 속의생체정보를감지하는생체정보감지부가구비되되, 귀속에삽입되는커널몸체, 및커널몸체의타단에배치되면서, 그내부에생체정보감지부를제어하면서분석기기와신호를송수신하는정보송수신부가구비되되, 적어도일부가귀 외부로돌출되는돌출몸체를포함한다.

Abstract translation: 提供独立的小型诊断设备。 作为设置在二进制翻新值doedoe一端，用于在耳检测所述生物信息，以查看该疾病在耳朵的存在或不存在的用户设置有生物体信息检测部的另一端，内核体将被插入到耳朵，内核体在其中 doedoe包括用于发送和接收信号分析器瓦，同时控制生物体信息的检测部分，即突出到外耳的至少部分突出体侧信息收发器。

公开(公告)号：KR1020160118406A

公开(公告)日：2016-10-12

申请号：KR1020150045976

申请日：2015-04-01

Applicant: 한국전자통신연구원

Inventor： 노형욱 ,  김봉규 ,  송현우 ,  안창근 ,  이수열 ,  이용재 ,  정은주

IPC: G01N29/04 ,  G01S13/06

Abstract: 본발명은레이저빔을물체에투사하고상기물체에서발생한광음향신호를복수의채널을통해수신하여각각전기적신호로변환하는프로브및 상기프로브에서채널별로생성된전기적신호를근거로빔을형성하는광음향빔포머를포함하고, 상기광음향빔포머는서로다른채널의신호가시간영역에서서로다른구간에위치하도록상기프로브에서출력된신호를시간지연시키는신호지연기및 상기신호지연기에서출력된채널별신호를하나의채널로가산하는신호가산기;를포함하는광음향빔포머를구비한영상생성장치를구현하여신호처리속도가향상되고구성이간단하다.