-
公开(公告)号：KR1019960018958A
公开(公告)日：1996-06-17
申请号：KR1019940030614
申请日：1994-11-21
Applicant: 한국전자통신연구원
Abstract: 본 발명은 다수개의 프로세서(CPU)가 버스를 통하여 메인 메모리에 연결된 다중 프로세서 시스템에 관한 것으로 특히, 각각의 프로세서 보드마다 독특한 기능을 수행하기 위한 중앙처리장치와, 어드레스 버스와 데이타 버스 및 제어 버스로 상기 중앙처리장치와 연결되어 상기 시스템 버스를 통하여 메인메모리 액세스동작을 수행하는 버스정합부와, 상기 제어버스와 어드레스 버스에 연결되고 입력되는 어드레스와 제어 정보를 해독하여 메모리 액세스 사이클을 제어하는 소정갯수의 제어신호를 발생시키는 메모리 제어부와, 상기 데이타 버스를 통하여 상기 중앙처리장치와 연결되어 상기 메모리 제어부의 제어신호에 따라 데이타를 저장 또는 출력하는 레지스터 및 상기 레지스터에 저장되어 있는 데이타와 상기 데이타 버스를 통하여 입력되는 데이 타를 비교하여 상기 메모리 제어부에 입력하는 비교기를 포함하는 것을 특징으로 하는 다중프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치를 제공하여 불필요한 동작의 수행을 방지할 수 있는 효과가 있다.
-
公开(公告)号：KR1019960011733A
公开(公告)日：1996-04-20
申请号：KR1019940024345
申请日：1994-09-27
Applicant: 한국전자통신연구원
IPC: G06F13/42
Abstract: 본 발명은 여러개의 프로세서 모듈과 여러개의 메모리모듈이 연결된 팬디드 프로토콜 버스(1) 상에서 데이타 전송을 할 때, 한번의 버스전송을 동시에 두 곳의 메모리로 데이타를 전송할 수 있도록 지원하는 버스 제어장치에 관한 것으로, 버스(1)로 신호를 구동하거나 받아 들이는 버스신호 수신 및 구동기(20)와, 버스(1) 상에서 구동되는 전송형태를 감시하고 또 데이타 전송을 위한 전송형태를 구동하는 버스 감시기(30)와, 자신의 위치를 가지고 데이타의 소유권을 비교하는 ID 비교기(40) 및, 이들을 제어하기 위한 버스 제어기(10)로 구성된다. 이로써, 본 발명은 프로세서에 의해 값이 변경된 캐쉬 데이타를 가진 프로세서 모듈이, 그 데이타를 요청한 다른 프로세서 모듈의 캐쉬로 데이타를 전송하면서 동시에 메모리모듈에도 해당 어드레스의 데이타를 변경시키고자 하는 경우에 유용하게 사용될 수 있다.
-
-
-
-
Patent Agency Ranking86.发明公开버스정보처리기에서의 앤드-오아-낫트 조합트리거 회로(A AND-OR-NOT combination trigger circuit in Bus Infomation Processing Unit) 失效总线信息处理器（总线信息处理单元）中的“或非”组合触发器电路，
公开(公告)号：KR1019950030488A
公开(公告)日：1995-11-24
申请号：KR1019940007770
申请日：1994-04-13
Applicant: 한국전자통신연구원
IPC: H03K19/20
Abstract: 본 발명은 버스정보처리기에서의 앤드-오아-낫트 조합트리거 회로에 관한 것으로, 종래에 앤드로직만을 사용하여 트리거 조건을 이용하는데 많은 제약점이 있었기에 이를 해결하기 위하여 본 발명에서는 버스 정보처리기에 각 트리거 항목의 앤드로직, 오아로직, 그리고 낫트로직을 조합한 조합트리거 회로를 제공함으로써 다양하고 효과적인 데이타 검색을 수행할 수가 있다.
-
87.发明公开버스정보처리기의 정보저장장치(Trace memory module in the Bus Information Processing Unit) 失效总线信息处理器的信息存储装置（总线信息处理单元中的跟踪存储器模块）
公开(公告)号：KR1019950029959A
公开(公告)日：1995-11-24
申请号：KR1019940007771
申请日：1994-04-13
Applicant: 한국전자통신연구원
IPC: G06F13/38
Abstract: 본 발명은 버스정보처리기의 정보저장 장치에 관한 것으로서, 어드레스 경로를 위해 기능제어부(5) 및 프로세서부(6)와 응답기부(7)에서 제공되는 어드레스 신호를 입력으로 받아 제어상태 신호에 따라 멀티플렉싱하여 저장핵심부(2)로 출력하는 어드레스 경로 정합부(3)와, 검색 메모리 선택 제어경로를 위해 프로세서부(6)와 응답기부(7)로 부터 선택제어신호를 입력으로 받아 제어상태 신호에 따라 멀티플렉싱하여 저장핵심부(2)로 출력하는 선택제어경로 정합부(4)와, 상기 정합부(3, 4)에서 출력되는 어드레스 신호와 선택제어신호, 버스정합부(8)에서 제공되는 시스템 버스 데이타 신호 및 외부 데이타신호, 기능제어부(5)에서 제공되는 시간정보 그리고 제어상태 신호를 입력으로 받아 검색 메모리블록(9a, …, 9n)의 데이타 및 검색 메모리(9a, …, 9n)의 제 신호를 구동하는 저장핵심부(2)를 제공함으로써 효과적인 검색 방법과 가변 블록 저장 방법을 지원하고 검색 메모리의 효율적 이용을 지원하는 효과가 있다.
-
公开(公告)号：KR1019950012505B1
公开(公告)日：1995-10-18
申请号：KR1019930024328
申请日：1993-11-16
Applicant: 한국전자통신연구원
IPC: G06F13/20
Abstract: checking whether the value of a CCR[21:0 is "0" or not, after initializing a timer; if the value is "0", copying a value of a MCR[23:0 in the CCR and also copying a value of a MCR[27:24 in BCR; if the value is not "0", when the value of the CCR[23:0 is "1" and the value of the BCR is "0", generating time-out and then copying the value of a MCR in the CCR and also copying the value of the MCR in BCR; if the value of the BCR is not "0", when the value of the CCR is not "1" or the value of the BCR is not "0", checking the value of the BCR; if the value of the BCR is "0", reducing the value of the CCR by 1 and then copying the value in the CCR; and if the value of the BCR is not "0", reducing the value of the BCR by 1 and then copying the value in the BCR, thereby programming a maximum constant value of the MCR by 0 through a programming interface.
Abstract translation: 初始化定时器后，检查CCR [21：0]的值是否为“0” 如果值为“0”，则复制CCR中的一个MCR [23：0]的值，并复制MCR的值[BCR中的27:24] 如果该值不是“0”，当CCR [23：0为“1”，BCR的值为“0”时，产生超时，然后复制CCR中的MCR值， 也复制BCR中MCR的值; 如果BCR的值不是“0”，当CCR的值不是“1”或者BCR的值不为“0”时，检查BCR的值; 如果BCR的值为“0”，则将CCR的值减1，然后复制CCR中的值; 如果BCR的值不是“0”，则将BCR的值减1，然后复制BCR中的值，从而通过编程接口将MCR的最大常数值编程为0。
-
-
公开(公告)号：KR1019950015032A
公开(公告)日：1995-06-16
申请号：KR1019930024330
申请日：1993-11-16
Applicant: 한국전자통신연구원
IPC: G06F1/06
Abstract: 본 발명은 프로그램이 가능한 타이머에서 주기적인 타임아웃 인터럽트를 위한 플럭계수방법에 관한것으로, 프로그램이 가능한 타이머(3)가 프로세서(1) 및 프로세서 인터페이스 회로(2)와 연결되어 상기 타이머(3)의 내부에 3개의 레지스터로 구성된 MCR(4), OCR(8), BCR(11)에 의해 클럭을 계수하는 데 있어서, 상기 클럭계수방법은 먼저, 상기 타이머(3)가 초기화 되고나면(12) 클럭이 상승에지인가를 판단(13)하고, 상승에지이면 상기 OCR(10)이 0인가를 판단(14)하여 0이면 계수를 시작하고(15), 아니면 상기 OCR(10)이 1이고 BCR(11)이 0인가를 판단(16)하여 상기 타이머(3)를 타임아웃시키여 상기 단계(13)로 궤환하고(17), 그렇지 않으면 상기 BCR(11)이 0인가를 판단(18)하여 0이면 OCR(10)에서 1씩 감소시킨 값을 OCR(10)에 복사하고, MCR(6)를 BCR(11)에 복사하면서 상기 단계(13)로 궤환 고, 상기 BCR(11)이 0이 아니면 상기 BCR(11)에서 1씩 감소시킨 이 값을 BCR(11)에 저장하여 다시 상기 단계(13)이 되는 방법으로 구성된 상기 클럭계수방법은 프로그램된 계수단위에 1을 더한 수를 먼저 내림순으로 계수하고, 계수단위에 대한 계수가 끝나면 최대 계수치를 내림순으로 계수하는 2단계 계수과정으로서 계수를 수행하면, 계수단위(6)의 값을 변화시킴으로써 최대계수치를 계수하는 단위를 유연성 있게 조절하게 되어 다양한 시간 간격의 타임아웃 인터럽트를 발생시킬 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
174
records
(took 0.02 seconds)
