无平衡变压器放大系统

    公开(公告)号:CN1578126B

    公开(公告)日:2010-12-08

    申请号:CN200410049196.X

    申请日:2004-06-25

    Inventor: 宫崎胜已

    CPC classification number: H03F3/45968 H03F1/02 H03F3/211

    Abstract: 本发明提供一种用低成本实现稳定的失调电压校正的BTL放大系统。BTL放大器(10)具有连接在差动放大器(11)的输出基准电压输入端子(T6)上的电阻元件(R11)。BTL放大器(10)的失调校正时,可变电流源控制部(32)控制输入切换电路(20),将来自内部基准电压源(30)的校正用输入电压加在BTL放大器(10)的第一输入端子(T1)及第二输入端子(T2)上。进而,可变电流源控制部(32)根据比较电路(31)的输出信号,控制可变电流源(33),调整流过电阻元件(R11)的电流,调整输出基准电压输入端子(T6)的电压,以便输出失调电压为最小。

    半导体存储装置
    7.
    发明公开

    公开(公告)号:CN1495795A

    公开(公告)日:2004-05-12

    申请号:CN03158901.4

    申请日:2003-09-08

    Abstract: 本发明提供一种内部数据传送过程中在外部CPU请求传送时能够进行冲突仲裁的,其闪速存储器和伪SRAM设于MCP内的半导体存储装置。在闪速存储器60和内装伪SRAM40的RAM10设于MCP的半导体装置中,作为对伪SRAM40的控制信号,规定控制闪速存储器60与伪SRAM40之间的数据传送的内部传送用控制信号和控制外部CPU70与伪SRAM40之间的数据传送的外部传送用控制信号。在闪速存储器60与伪SRAM40之间的内部数据传送过程中,外部CPU70向伪SRAM40请求存取时,RAM10内的闪速控制器20控制内部传送用控制信号,以中断其内部数据传送。

    半导体存储装置
    9.
    发明授权

    公开(公告)号:CN100392760C

    公开(公告)日:2008-06-04

    申请号:CN03158901.4

    申请日:2003-09-08

    Abstract: 本发明提供一种内部数据传送过程中在外部CPU请求传送时能够进行冲突仲裁的,其闪速存储器和伪SRAM设于MCP内的半导体存储装置。在闪速存储器60和内装伪SRAM40的RAM10设于MCP的半导体装置中,作为对伪SRAM40的控制信号,规定控制闪速存储器60与伪SRAM40之间的数据传送的内部传送用控制信号和控制外部CPU70与伪SRAM40之间的数据传送的外部传送用控制信号。在闪速存储器60与伪SRAM40之间的内部数据传送过程中,外部CPU70向伪SRAM40请求存取时,RAM10内的闪速控制器20控制内部传送用控制信号,以中断其内部数据传送。

    无平衡变压器放大系统

    公开(公告)号:CN1578126A

    公开(公告)日:2005-02-09

    申请号:CN200410049196.X

    申请日:2004-06-25

    Inventor: 宫崎胜已

    CPC classification number: H03F3/45968 H03F1/02 H03F3/211

    Abstract: 本发明的课题是提供一种用低成本实现稳定的失调电压校正的BTL放大系统。BTL放大器10有连接在差动放大器11的输出基准电压输入端子T6上的电阻元件R11。BTL放大器10的失调电压校正时,可变电流源控制部32控制输入切换电路20,将来自内部基准电压源30的校正用输入电压加在BTL放大器10的第一输入端子T1及第二输入端子T2上。另外,可变电流源控制部32根据比较电路31的输出信号,控制可变电流源33,调整流过电阻元件R11的电流,调整输出基准电压输入端子T6的电压,以便输出失调电压为最小。

Patent Agency Ranking