公开(公告)号：FR2301983A1

公开(公告)日：1976-09-17

申请号：FR7604601

申请日：1976-02-19

Applicant: MATSUSHITA ELECTRONICS CORP ,  MATSUSHITA ELECTRONICS CORP

IPC: H04N5/335 ,  H04N5/341 ,  H01L27/146 ,  H04N5/365 ,  H04N5/374 ,  H04N3/14 ,  H01L27/14

公开(公告)号：FR2175960A1

公开(公告)日：1973-10-26

申请号：FR7308860

申请日：1973-03-13

Applicant: MATSUSHITA ELECTRONICS CORP ,  MATSUSHITA ELECTRONICS CORP JA

Inventor： ARITA SHIGERU

IPC: H01L23/535 ,  H01L27/07 ,  H01L21/82 ,  H01L27/112 ,  H01L29/00 ,  H01L7/64 ,  H01L11/14

公开(公告)号：FR2175819A1

公开(公告)日：1973-10-26

申请号：FR7308327

申请日：1973-03-08

Applicant: MATSUSHITA ELECTRONICS CORP ,  MATSUSHITA ELECTRONICS CORP JA

Inventor： ARITA SHIGERU

IPC: H01L23/535 ,  H01L27/07 ,  H01L27/112 ,  H01L21/82 ,  H01L29/00 ,  H01L19/00 ,  H01L11/14

公开(公告)号：FR2015910A1

公开(公告)日：1970-04-30

申请号：FR6928248

申请日：1969-08-18

Applicant: MATSUSHITA ELECTRONICS CORP ,  MATSUSHITA ELECTRONICS CORP

IPC: H01L29/00 ,  H01L23/485 ,  H01L7/00

公开(公告)号：FR2019962A1

公开(公告)日：1970-07-10

申请号：FR6933956

申请日：1969-10-03

Applicant: MATSUSHITA ELECTRONICS CORP ,  MATSUSHITA ELECTRONICS CORP

IPC: A01D41/127 ,  H01L7/00 ,  H01L11/00 ,  G01L1/00

公开(公告)号：FR2226751A1

公开(公告)日：1974-11-15

申请号：FR7413820

申请日：1974-04-19

Applicant: MATSUSHITA ELECTRONICS CORP ,  MATSUSHITA ELECTRONICS CORP JA

IPC: H01L21/22 ,  H01L21/337 ,  H01L29/80 ,  H01L29/00 ,  H01L29/808 ,  H01L11/14

公开(公告)号：FR2176825A1

公开(公告)日：1973-11-02

申请号：FR7309581

申请日：1973-03-16

Applicant: MATSUSHITA ELECTRONICS CORP ,  MATSUSHITA ELECTRONICS CORP JA

Inventor： ARITA SHIGERU

IPC: H01L23/535 ,  H01L27/07 ,  H01L27/112 ,  H01L21/82 ,  H01L29/00 ,  H01L19/00 ,  H01L7/00

公开(公告)号：FR2175961A1

公开(公告)日：1973-10-26

申请号：FR7308863

申请日：1973-03-13

Applicant: MATSUSHITA ELECTRONICS CORP ,  MATSUSHITA ELECTRONICS CORP JA

Inventor： ARITA SHIGERU

IPC: H01L23/535 ,  H01L27/07 ,  H01L21/82 ,  H01L27/112 ,  H01L29/00 ,  H01L7/64 ,  H01L11/14

公开(公告)号：FR2118808A5

公开(公告)日：1972-07-28

申请号：FR7145615

申请日：1971-12-17

Applicant: MATSUSHITA ELECTRONICS CORP ,  MATSUSHITA ELECTRONICS CORP

IPC: H01J9/227 ,  H01J29/00

公开(公告)号：WO0063961B1

公开(公告)日：2001-02-15

申请号：PCT/US0009999

申请日：2000-04-13

Applicant: CBL TECHNOLOGIES INC ,  MATSUSHITA ELECTRONICS CORP

Inventor： SOLOMON GLENN S ,  MILLER DAVID J ,  UEDA TETSUZO

IPC: C30B29/38 ,  H01L21/205 ,  H01L33/00 ,  H01L21/31

CPC classification number: H01L21/0262 ,  H01L21/0237 ,  H01L21/02458 ,  H01L21/02472 ,  H01L21/02483 ,  H01L21/0254 ,  Y10T428/12493 ,  Y10T428/12528 ,  Y10T428/12576

Abstract: A method for forming an epitaxial layer (4) involves depositing a buffer layer (2) on a substrate (1) by a first deposition process, followed by deposition of an epitaxial layer (4) by a second deposition process. By using such a dual process, the first and second deposition processes can be optimized, with respect to performance, growth rate, and cost, for different materials of each layer. A semiconductor heterostructure prepared by a dual deposition process includes a buffer layer (2) formed on a substrate by MOCVD, and an epitaxial layer (4) formed on the buffer layer (2), the eptitaxial layer deposited by hydride vapor-phase deposition.

Abstract translation: 一种用于形成外延层（4）的方法包括通过第一沉积工艺在衬底（1）上沉积缓冲层（2），随后通过第二沉积工艺沉积外延层（4）。 通过使用这种双重过程，可以针对每层不同材料的性能，成长速率和成本优化第一和第二沉积工艺。 通过双沉积工艺制备的半导体异质结构包括通过MOCVD形成在衬底上的缓冲层（2）和形成在缓冲层（2）上的外延层（4），通过氢化物气相沉积沉积的顶点层。