氮化物类半导体元件及其制造方法

    公开(公告)号:CN100405545C

    公开(公告)日:2008-07-23

    申请号:CN200480015512.X

    申请日:2004-05-31

    Abstract: 为了形成氮化物类半导体元件而准备掺杂p型杂质且具有充分的导电性的p型硅衬底(1)。通过在硅衬底(1)上依次外延生长由AlN构成的第一缓冲层(11)、由n-InGaN构成第二缓冲层(12)、由n-GaN构成的n型氮化物半导体层(13)、活性层(14)以及由p-GaN构成的p型氮化物半导体层(15)时的加热处理,使第一层(11)的Al、第二层12的Ga和In扩散到p型硅衬底(1),在p型硅衬底(1)和缓冲层(11)之间形成合金层(2)。Al、Ga、In也扩散到与合金层(2)相邻的p型硅衬底(1)内部,但Al、Ga、In对硅而言作为p型杂质起作用且由于硅衬底(1)为p型,在硅衬底(1)中不形成pn结。结果,氮化物类半导体元件的驱动电压变低。

    半导体发光器件及其制造方法

    公开(公告)号:CN100557836C

    公开(公告)日:2009-11-04

    申请号:CN200710168199.9

    申请日:2007-11-28

    CPC classification number: H01L33/20 H01L27/15 H01L33/22 H01L33/44

    Abstract: 本发明涉及一种半导体发光器件及其制造方法,该半导体发光器件包括具有两个主表面的衬底;和由化合物半导体材料制成的有源层形成部,该有源层形成部形成在所述主表面中的一个主表面上并且包括有源层。从所述有源层形成部的上表面形成穿过有源层的多个孔;在所述有源层和所述衬底之间提供对应于各个孔的多个中空部;和在平面视图上,各中空部的面积大于对应的孔的面积,并且铺展在所述有源层形成部的下表面上,从而暴露出在平面视图上覆盖所述中空部的所述有源层形成部的下表面的部分。

    半导体发光器件及其制造方法

    公开(公告)号:CN101197410A

    公开(公告)日:2008-06-11

    申请号:CN200710168199.9

    申请日:2007-11-28

    CPC classification number: H01L33/20 H01L27/15 H01L33/22 H01L33/44

    Abstract: 本发明涉及一种半导体发光器件及其制造方法,该半导体发光器件包括具有两个主表面的衬底;和由化合物半导体材料制成的有源层形成部,该有源层形成部形成在所述主表面中的一个主表面上并且包括有源层。从所述有源层形成部的上表面形成穿过有源层的多个孔;在所述有源层和所述衬底之间提供对应于各个孔的多个中空部;和在平面视图上,各中空部的面积大于对应的孔的面积,并且铺展在所述有源层形成部的下表面上,从而暴露出在平面视图上覆盖所述中空部的所述有源层形成部的下表面的部分。

    氮化物类半导体元件及其制造方法

    公开(公告)号:CN1799123A

    公开(公告)日:2006-07-05

    申请号:CN200480015512.X

    申请日:2004-05-31

    Abstract: 为了形成氮化物类半导体元件而准备掺杂p型杂质且具有充分的导电性的p型硅衬底(1)。通过在硅衬底(1)上依次外延生长由AlN构成的第一缓冲层(11)、由n-InGaN构成第二缓冲层(12)、由n-GaN构成的n型氮化物半导体层(13)、活性层(14)以及由p-GaN构成的p型氮化物半导体层(15)时的加热处理,使第一层(11)的Al、第二层12的Ga和In扩散到p型硅衬底(1),在p型硅衬底(1)和缓冲层(11)之间形成合金层(2)。Al、Ga、In也扩散到与合金层(2)相邻的p型硅衬底(1)内部,但Al、Ga、In对硅而言作为p型杂质起作用且由于硅衬底(1)为p型,在硅衬底(1)中不形成pn结。结果,氮化物类半导体元件的驱动电压变低。

    氮化物类半导体元件
    8.
    发明授权

    公开(公告)号:CN100468766C

    公开(公告)日:2009-03-11

    申请号:CN200480024805.4

    申请日:2004-09-22

    Abstract: 准备了掺杂p型杂质而且具有充分导电性的p型硅基板(1)。在基板(1)上依次外延生长由n型AlInGaN构成的缓冲区(3)、由n型GaN构成的n型氮化物半导体层(13)、有源层(14)及由p型GaN构成的p型氮化物半导体层(15)。通过p型硅基板(1)与由n型AlGaInN构成的n型缓冲区(3)的异质结中的界面能级,提高硅基板(1)的载流子向n型缓冲区(3)的输运效率,降低发光二极管的驱动电压。

Patent Agency Ranking