-
公开(公告)号：CN108573933B
公开(公告)日：2021-09-24
申请号：CN201710650755.X
申请日：2017-08-02
Applicant: 东芝存储器株式会社
Abstract: 本发明的实施方式提供一种更有效率地利用树脂将半导体芯片积层体密封而成的半导体装置及其制造方法。实施方式的半导体装置具备：配线衬底，具有第1面；芯片积层体，位于所述第1面上，且包含第1半导体芯片、设置在所述第1半导体芯片与所述第1面之间且具有贯通电极的第2半导体芯片、及设置在所述第2半导体芯片与所述第1面之间的第3半导体芯片；第1树脂，位于所述第1面与所述第3半导体芯片之间且与所述第1面及所述第3半导体芯片相接；以及第2树脂，位于所述第2半导体芯片与所述第1面之间，与所述第2半导体芯片及所述第1面相接并将所述芯片积层体密封，且材料与所述第1树脂不同。
-
公开(公告)号：CN105428273B
公开(公告)日：2018-07-10
申请号：CN201510100817.0
申请日：2015-03-06
Applicant: 东芝存储器株式会社
IPC: H01L21/67
Abstract: 本发明的实施方式提供一种能够提高在上下两个面具有凸块电极的半导体芯片的凸块连接性及连接可靠性的半导体制造装置。实施方式的半导体制造装置(1)具备：键合头(2)，其包括弹性体夹头(5)及夹头保持器(6)，所述弹性体夹头(5)与在两个面设置着凸块电极(42、44)的半导体芯片(4)的一表面抵接并进行吸附，所述夹头保持器(6)保持弹性体夹头(5)；平台(3)，其载置被连接零件(7)，所述被连接零件(7)具有与凸块电极(44)对应的被连接电极(72)；及驱动机构，其使键合头(2)与平台(3)相对移动以使半导体芯片(4)移动到被连接零件(7)上，且对半导体芯片(4)施加荷重。弹性体夹头(5)及夹头保持器(6)中的至少一者的接触面在包含凸块电极(44)的形成区域的正上方的位置具备凸部(62)。
-
公开(公告)号：CN108573933A
公开(公告)日：2018-09-25
申请号：CN201710650755.X
申请日：2017-08-02
Applicant: 东芝存储器株式会社
Abstract: 本发明的实施方式提供一种更有效率地利用树脂将半导体芯片积层体密封而成的半导体装置及其制造方法。实施方式的半导体装置具备：配线衬底，具有第1面；芯片积层体，位于所述第1面上，且包含第1半导体芯片、设置在所述第1半导体芯片与所述第1面之间且具有贯通电极的第2半导体芯片、及设置在所述第2半导体芯片与所述第1面之间的第3半导体芯片；第1树脂，位于所述第1面与所述第3半导体芯片之间且与所述第1面及所述第3半导体芯片相接；以及第2树脂，位于所述第2半导体芯片与所述第1面之间，与所述第2半导体芯片及所述第1面相接并将所述芯片积层体密封，且材料与所述第1树脂不同。
-
Patent Agency Ranking
公开(公告)号：CN110634880A
公开(公告)日：2019-12-31
申请号：CN201910093770.8
申请日：2019-01-30
Applicant: 东芝存储器株式会社
IPC: H01L27/1157
Abstract: 实施方式提供一种半导体装置及其制造方法。半导体装置具备：布线衬底；第一半导体衬底设置在布线衬底的上方，且在表面形成着第一半导体电路的存储器衬底；第二半导体衬底设置在第一半导体衬底与布线衬底之间，比第一半导体衬底厚，且在表面形成着第二半导体电路的存储器衬底；凸块设置在第一半导体衬底与第二半导体衬底之间，将第一半导体衬底与第二半导体衬底电连接；第一粘接性树脂设置在第一半导体衬底与第二半导体衬底之间，粘接第一半导体衬底与第二半导体衬底；密封树脂形成在第一半导体衬底与第二半导体衬底之间、第二半导体衬底与布线衬底之间及第一半导体衬底与第二半导体衬底的周围，将第一半导体衬底与第二半导体衬底密封。
-
公开(公告)号：CN110246770A
公开(公告)日：2019-09-17
申请号：CN201910424177.7
申请日：2016-01-08
Applicant: 东芝存储器株式会社
Inventor： 三浦正幸
IPC: H01L21/60
Abstract: 本发明的实施方式提供一种能够容易地进行半导体装置的制造的半导体制造装置及半导体装置的制造方法。实施方式的半导体制造装置具备：平台；头部，与所述平台对向配置，能够保持半导体元件；驱动部，能够使所述头部沿与所述头部及所述平台交叉的第一方向移动，并且对所述头部施加负载；负载传感器，检测所述头部的负载值；及控制部，具备第一动作与第二动作，所述第一动作是通过对所述驱动部进行驱动而使所述头部接近所述平台，所述第二动作是检测所述负载值的变化而使所述半导体元件与所述头部分离。
-
公开(公告)号：CN106158700B
公开(公告)日：2019-06-14
申请号：CN201610011824.8
申请日：2016-01-08
Applicant: 东芝存储器株式会社
Inventor： 三浦正幸
Abstract: 本发明的实施方式提供一种能够容易地进行半导体装置的制造的半导体装置的制造装置及半导体装置的制造方法。实施方式的半导体装置的制造装置具备：平台；头部，与所述平台对向配置，能够保持半导体元件；驱动部，能够使所述头部沿与所述头部及所述平台交叉的第一方向移动，并且对所述头部施加负载；负载传感器，检测所述头部的负载值；及控制部，具备第一动作与第二动作，所述第一动作是通过对所述驱动部进行驱动而使所述头部接近所述平台，所述第二动作是检测所述负载值的变化而使所述半导体元件与所述头部分离。
-
公开(公告)号：CN106206517B
公开(公告)日：2019-11-08
申请号：CN201510977812.6
申请日：2015-12-23
Applicant: 东芝存储器株式会社
Inventor： 三浦正幸
IPC: H01L23/488 , H01L23/31 , H01L21/50 , H01L21/56 , H01L21/768
Abstract: 本发明的实施方式提供一种能够减少半导体芯片的层叠构造在安装时对半导体芯片造成的损伤的半导体装置及半导体装置的制造方法。实施方式的半导体装置通过层叠半导体芯片(P1～P8)而构成芯片层叠体(TA1)，间隔件(8)配置于与焊垫电极(10)的至少一部分重叠的位置，密封树脂(12)一体地填充间隔(SP1、SP2)，且一体地密封芯片层叠体(TA1)。
-
公开(公告)号：CN209544339U
公开(公告)日：2019-10-25
申请号：CN201920172491.6
申请日：2019-01-30
Applicant: 东芝存储器株式会社
IPC: H01L23/522 , H01L23/488 , H01L23/31
Abstract: 实施方式提供一种半导体装置，具备：布线衬底；第一半导体衬底，设置在布线衬底的上方，且在表面形成着第一半导体电路的存储器衬底；第二半导体衬底，设置在第一半导体衬底与布线衬底之间，比第一半导体衬底厚，且在表面形成着第二半导体电路的存储器衬底；凸块，设置在第一半导体衬底与第二半导体衬底间之间，将第一半导体衬底与第二半导体衬底电连接；第一粘接性树脂，设置在第一半导体衬底与第二半导体衬底之间，粘接第一半导体衬底与第二半导体衬底；及密封树脂，形成在第一半导体衬底与第二半导体衬底之间、第二半导体衬底与布线衬底之间、及第一半导体衬底与第二半导体衬底的周围，将第一半导体衬底与第二半导体衬底密封。(ESM)同样的发明创造已同日申请发明专利
-
-
-
-
-
-
-
Search Results
8
records
(took 0.032 seconds)
