公开(公告)号：CN113808929A

公开(公告)日：2021-12-17

申请号：CN202010535906.9

申请日：2020-06-12

Applicant: 中微半导体设备(上海)股份有限公司

Inventor： 李洋 ,  邓世琪 ,  严利均 ,  刘志强

IPC: H01L21/28 ,  H01L21/027 ,  H01L21/033 ,  H01L21/311 ,  H01L27/11556 ,  H01L27/11582

Abstract: 本发明公开了一种半导体结构的形成方法，包括提供衬底，衬底表面具有掩膜层，掩膜层表面具有图形层，图形层内具有图形开口，图形开口底部暴露出掩膜层的顶部表面；以图形层为掩膜，刻蚀图形开口底部的部分掩膜层，在掩膜层内形成第一开口；形成第一开口之后，在第一开口顶角的周围形成保护层；以保护层为掩膜，刻蚀第一开口底部的掩膜层，直至暴露出衬底的顶部表面，在掩膜层内形成第二开口。此发明解决了传统刻蚀半导体结构形成过程中掩膜层的顶角处被刻蚀磨损的问题，通过在刻蚀过程中添加一层保护层，保证在刻蚀过程中掩膜层的顶角不会被破损，提升了图形转移的准确性。

公开(公告)号：CN109427551B

公开(公告)日：2021-05-25

申请号：CN201710786592.8

申请日：2017-09-04

Applicant: 中微半导体设备(上海)股份有限公司

Inventor： 严利均 ,  刘身健 ,  李洋 ,  饭塚浩

IPC: H01L21/027 ,  H01L21/033 ,  H01L21/311 ,  H01J37/32

Abstract: 本发明提供了一种基片刻蚀方法，所述方法在一等离子体处理装置内进行，所述基片刻蚀方法刻蚀的基片包括光刻胶掩膜层，介质抗反射层，碳硬掩膜层及氧化硅层；以图形化的介质抗反射层为掩膜刻蚀位于介质抗反射层下方的碳硬掩膜层，形成图形化的碳硬掩膜层；所述等离子体处理装置包括一射频源功率源和一射频偏置功率源，所述射频偏置功率源在刻蚀所述介质抗反射层时输出一频率大于等于2MHZ的射频信号，监测刻蚀工艺进程，当所述介质抗反射层刻蚀完成后，切换所述射频偏置功率源的输出频率小于2MHZ，实现对碳硬掩膜层的刻蚀。其优点是：保证碳掩膜层的刻蚀孔壁垂直，并降低刻蚀孔的开口宽度。