-
Patent Agency Ranking
公开(公告)号：CN107644811B
公开(公告)日：2020-05-22
申请号：CN201610573575.1
申请日：2016-07-20
Applicant: 中微半导体设备(上海)股份有限公司
IPC: H01L21/3065 , H01L21/66
Abstract: 本发明公开了一种博世工艺的刻蚀终点监测方法以及博世刻蚀方法，其可更准确地确定刻蚀终点，避免过度刻蚀引起的基片损伤。在所述博世工艺中，连续监测并获得OES信号，其特征在于，以每一刻蚀步骤或每一沉积步骤为单位，对所获得的OES信号进行处理，以此来确定刻蚀终点。
-
公开(公告)号：CN106653594B
公开(公告)日：2019-05-28
申请号：CN201510721444.9
申请日：2015-10-30
Applicant: 中微半导体设备(上海)股份有限公司
IPC: H01L21/3065
Abstract: 本发明公开了一种在高宽比硅刻蚀中用于提高侧壁刻蚀效果的方法，通过对被刻蚀硅在每次刻蚀前进行两次钝化，并且第一钝化步骤是在高压条件下进行，第二钝化步骤是在低压高偏置功率的条件下进行；通过第一钝化步骤能够确保聚合物快速地分布在被刻蚀硅的开口侧壁上，通过第二钝化步骤能够确保聚合物均匀地分布在被刻蚀硅的开口底部。本发明公开的一种在高宽比硅刻蚀中用于提高侧壁刻蚀效果的方法，通过在每次刻蚀钱进行两次钝化，能够确保聚合物均匀分布在被刻蚀硅的开口侧壁、底部，从而确保再次刻蚀后的硅侧壁不会出现条纹状或洞状的粗糙面，提高了刻蚀后的硅的侧壁光滑度。
-
公开(公告)号：CN113808929A
公开(公告)日：2021-12-17
申请号：CN202010535906.9
申请日：2020-06-12
Applicant: 中微半导体设备(上海)股份有限公司
IPC: H01L21/28 , H01L21/027 , H01L21/033 , H01L21/311 , H01L27/11556 , H01L27/11582
Abstract: 本发明公开了一种半导体结构的形成方法，包括提供衬底，衬底表面具有掩膜层，掩膜层表面具有图形层，图形层内具有图形开口，图形开口底部暴露出掩膜层的顶部表面；以图形层为掩膜，刻蚀图形开口底部的部分掩膜层，在掩膜层内形成第一开口；形成第一开口之后，在第一开口顶角的周围形成保护层；以保护层为掩膜，刻蚀第一开口底部的掩膜层，直至暴露出衬底的顶部表面，在掩膜层内形成第二开口。此发明解决了传统刻蚀半导体结构形成过程中掩膜层的顶角处被刻蚀磨损的问题，通过在刻蚀过程中添加一层保护层，保证在刻蚀过程中掩膜层的顶角不会被破损，提升了图形转移的准确性。
-
公开(公告)号：CN109427551B
公开(公告)日：2021-05-25
申请号：CN201710786592.8
申请日：2017-09-04
Applicant: 中微半导体设备(上海)股份有限公司
IPC: H01L21/027 , H01L21/033 , H01L21/311 , H01J37/32
Abstract: 本发明提供了一种基片刻蚀方法，所述方法在一等离子体处理装置内进行，所述基片刻蚀方法刻蚀的基片包括光刻胶掩膜层，介质抗反射层，碳硬掩膜层及氧化硅层；以图形化的介质抗反射层为掩膜刻蚀位于介质抗反射层下方的碳硬掩膜层，形成图形化的碳硬掩膜层；所述等离子体处理装置包括一射频源功率源和一射频偏置功率源，所述射频偏置功率源在刻蚀所述介质抗反射层时输出一频率大于等于2MHZ的射频信号，监测刻蚀工艺进程，当所述介质抗反射层刻蚀完成后，切换所述射频偏置功率源的输出频率小于2MHZ，实现对碳硬掩膜层的刻蚀。其优点是：保证碳掩膜层的刻蚀孔壁垂直，并降低刻蚀孔的开口宽度。
-
公开(公告)号：CN107644802B
公开(公告)日：2019-09-06
申请号：CN201610579402.0
申请日：2016-07-21
Applicant: 中微半导体设备(上海)股份有限公司
Abstract: 本发明提供等离子体刻蚀装置及其边缘环组件与静电夹盘，用以改善刻蚀速度不均匀的缺陷。其中，所述边缘环组件包括：插入环，具有内侧部分与外侧部分，所述内侧部分位于基片边缘的下方，所述外侧部分向外超出了基片边缘的覆盖范围；聚焦环，覆盖插入环的所述外侧部分；其中，CFocus、CInsert两者之和与CESC的比值在0.9到1.1之间，CFocus为所述聚焦环的电容值，CInsert为所述插入环的电容值，CESC为所述静电夹盘的电容值。
-
-
-
-
Search Results
5
records
(took 0.038 seconds)
