公开(公告)号：CN110521289A

公开(公告)日：2019-11-29

申请号：CN201880023887.2

申请日：2018-02-27

Applicant: 印可得株式会社

Inventor： 金修汉 ,  郑光春 ,  文晶胤 ,  河性仁 ,  文炳雄

IPC: H05K3/10 ,  H05K3/06 ,  H05K1/09

Abstract: 本发明涉及一种微电路形成方法，本发明的微电路形成方法的特征在于，包括：种子层形成步骤，在基板材料上由导电物质形成高反射率种子(Seed)层；图案层形成步骤，在所述种子层上形成设置有图案槽的图案层，以便所述种子层选择性暴露；镀覆步骤，由导电物质来填充所述图案槽；图案层去除步骤，去除所述图案层；及种子层构图步骤，去除与所述镀覆步骤中的导电物质不重叠部分的种子层，所述高反射率种子层具有正反射特性。

公开(公告)号：CN110521289B

公开(公告)日：2022-11-18

申请号：CN201880023887.2

申请日：2018-02-27

Applicant: 印可得株式会社

Inventor： 金修汉 ,  郑光春 ,  文晶胤 ,  河性仁 ,  文炳雄

IPC: H05K3/10 ,  H05K3/06 ,  H05K1/09

Abstract: 本发明涉及一种微电路形成方法，本发明的微电路形成方法的特征在于，包括：种子层形成步骤，在基板材料上由导电物质形成高反射率种子(Seed)层；图案层形成步骤，在所述种子层上形成设置有图案槽的图案层，以便所述种子层选择性暴露；镀覆步骤，由导电物质来填充所述图案槽；图案层去除步骤，去除所述图案层；及种子层构图步骤，去除与所述镀覆步骤中的导电物质不重叠部分的种子层，所述高反射率种子层具有正反射特性。