-
公开(公告)号：CN1879213A
公开(公告)日：2006-12-13
申请号：CN200580001214.X
申请日：2005-02-23
Applicant: 揖斐电株式会社
IPC: H01L23/12
CPC classification number: H05K1/114 , H01L23/49816 , H01L23/49833 , H01L23/49838 , H01L2224/16 , H01L2924/01019 , H01L2924/01046 , H01L2924/01078 , H01L2924/01079 , H01L2924/09701 , H01L2924/10253 , H01L2924/15311 , H05K3/4602 , H05K2201/094 , H05K2201/09472 , H05K2201/09509 , H05K2201/10378 , H05K2201/10734 , H01L2924/00
Abstract: 通过高刚性的内插板(60)，把IC芯片(70)电连接在积层(30)的最上面形成的外焊垫(41)和内焊垫(43)上，从而制作成半导体搭载用基板(80)。此后，IC芯片(70)发热时，因为焊垫(41)远离中心，所以焊垫(41)与内插板(60)的接合部分受到比焊垫(43)与内插板(60)的接合部分更大的剪切应力。此处，因为焊垫(41)是在大致平坦的配线部分中形成的，所以通过焊球(51)与内插板(60)进行接合时，不会在焊球(51)的内部形成容易发生应力集中的空洞或者形成角部。由此提高了接合可靠性。
-
公开(公告)号：CN102170752A
公开(公告)日：2011-08-31
申请号：CN201110092694.2
申请日：2005-12-15
Applicant: 揖斐电株式会社
CPC classification number: H05K1/0242 , H01L2224/05568 , H01L2224/05573 , H01L2224/16225 , H01L2924/15311 , H05K1/0216 , H05K1/0245 , H05K3/28 , H05K3/4602 , H05K3/4644 , H05K2201/09236 , H05K2201/098
Abstract: 本发明提供一种印刷电路板，交替层叠绝缘层和导体电路而成，各导体电路采用添加法形成、且具有梯形截面，其中，在将相邻的导体电路之间的间隔中的导体电路上侧间隔设为W1、导体电路下表面侧间隔设为W2时，这些间隔与导体电路厚度T的关系满足0.10T≤|W1-W2|≤0.73T。根据这样的构成，即使搭载了被高速驱动的IC，也可以抑制串音和信号延迟，防止IC的误动作。
-
公开(公告)号：CN101646301A
公开(公告)日：2010-02-10
申请号：CN200910171293.9
申请日：2005-12-15
Applicant: 揖斐电株式会社
Abstract: 本发明提供一种印刷电路板，交替层叠绝缘层和导体电路而成，各导体电路采用添加法形成、且具有梯形截面，其中，在将相邻的导体电路之间的间隔中的导体电路上侧间隔设为W1、导体电路下表面侧间隔设为W2时，这些间隔与导体电路厚度T的关系满足0.10T≤|W1-W2|≤0.73T。根据这样的构成，即使搭载了被高速驱动的IC，也可以抑制串音和信号延迟，防止IC的误动作。
-
公开(公告)号：CN100556228C
公开(公告)日：2009-10-28
申请号：CN200580043336.5
申请日：2005-12-15
Applicant: 揖斐电株式会社
Abstract: 本发明提供一种印刷电路板，交替层叠绝缘层和导体电路而成，各导体电路具有矩形截面，其中，在将相邻的导体电路之间的间隔中的导体电路上侧间隔设为W1、导体电路下表面侧间隔设为W2时，这些间隔与导体电路厚度T的关系满足0.10T≤|W1-W2|≤0.73T。根据这样的构成，即使搭载了被高速驱动的IC，也可以抑制串音和信号延迟，防止IC的误动作。
-
Patent Agency Ranking
公开(公告)号：CN101112142A
公开(公告)日：2008-01-23
申请号：CN200680003869.5
申请日：2006-01-30
Applicant: 揖斐电株式会社
IPC: H05K3/46
CPC classification number: H05K1/115 , H01L2224/16225 , H01L2924/15311 , H05K3/4602 , H05K2201/0347 , H05K2201/0352 , H05K2201/09454 , H05K2201/09509 , H05K2201/09563 , H05K2201/0959 , H05K2201/096 , H05K2201/09627
Abstract: 本发明提供一种采用小直径的导通孔也不降低连接可靠性的多层印刷线路板。在热循环时，施加于导通孔(60A)上的应力大于施加于导通孔(160)上的应力，上述导通孔(60A)形成在盖镀层(36a)上，且其底部的大部分形成在通孔(36)上及其以外的部分上。因此，使导通孔(60A)的底部直径大于导通孔(160)的底部直径。
-
公开(公告)号：CN102170752B
公开(公告)日：2013-03-27
申请号：CN201110092694.2
申请日：2005-12-15
Applicant: 揖斐电株式会社
CPC classification number: H05K1/0242 , H01L2224/05568 , H01L2224/05573 , H01L2224/16225 , H01L2924/15311 , H05K1/0216 , H05K1/0245 , H05K3/28 , H05K3/4602 , H05K3/4644 , H05K2201/09236 , H05K2201/098
Abstract: 本发明提供一种印刷电路板，交替层叠绝缘层和导体电路而成，各导体电路采用添加法形成、且具有梯形截面，其中，在将相邻的导体电路之间的间隔中的导体电路上侧间隔设为W1、导体电路下表面侧间隔设为W2时，这些间隔与导体电路厚度T的关系满足0.10T≤|W1-W2|≤0.73T。根据这样的构成，即使搭载了被高速驱动的IC，也可以抑制串音和信号延迟，防止IC的误动作。
-
公开(公告)号：CN101646301B
公开(公告)日：2011-09-07
申请号：CN200910171293.9
申请日：2005-12-15
Applicant: 揖斐电株式会社
Abstract: 本发明提供一种印刷电路板，交替层叠绝缘层和导体电路而成，各导体电路采用添加法形成、且具有梯形截面，其中，在将相邻的导体电路之间的间隔中的导体电路上侧间隔设为W1、导体电路下表面侧间隔设为W2时，这些间隔与导体电路厚度T的关系满足0.10T≤|W1-W2|≤0.73T。根据这样的构成，即使搭载了被高速驱动的IC，也可以抑制串音和信号延迟，防止IC的误动作。
-
公开(公告)号：CN100485913C
公开(公告)日：2009-05-06
申请号：CN200580001214.X
申请日：2005-02-23
Applicant: 揖斐电株式会社
IPC: H01L23/12
CPC classification number: H05K1/114 , H01L23/49816 , H01L23/49833 , H01L23/49838 , H01L2224/16 , H01L2924/01019 , H01L2924/01046 , H01L2924/01078 , H01L2924/01079 , H01L2924/09701 , H01L2924/10253 , H01L2924/15311 , H05K3/4602 , H05K2201/094 , H05K2201/09472 , H05K2201/09509 , H05K2201/10378 , H05K2201/10734 , H01L2924/00
Abstract: 通过高刚性的内插板(60)，把IC芯片(70)电连接在积层(30)的最上面形成的外焊垫(41)和内焊垫(43)上，从而制作成半导体搭载用基板(80)。此后，IC芯片(70)发热时，因为焊垫(41)远离中心，所以焊垫(41)与内插板(60)的接合部分受到比焊垫(43)与内插板(60)的接合部分更大的剪切应力。此处，因为焊垫(41)是在大致平坦的配线部分中形成的，所以通过焊球(51)与内插板(60)进行接合时，不会在焊球(51)的内部形成容易发生应力集中的空洞或者形成角部。由此提高了接合可靠性。
-
公开(公告)号：CN101080956A
公开(公告)日：2007-11-28
申请号：CN200580043336.5
申请日：2005-12-15
Applicant: 揖斐电株式会社
Abstract: 本发明提供一种印刷电路板，交替层叠绝缘层和导体电路而成，各导体电路具有矩形截面，其中，在将相邻的导体电路之间的间隔中的导体电路上侧间隔设为W1、导体电路下表面侧间隔设为W2时，这些间隔与导体电路厚度T的关系满足0.10T≤|W1－W2|≤0.73T。根据这样的构成，即使搭载了被高速驱动的IC，也可以抑制串音和信号延迟，防止IC的误动作。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.054 seconds)
