-
公开(公告)号：JP2018121290A
公开(公告)日：2018-08-02
申请号：JP2017013215
申请日：2017-01-27
Applicant: 新日本無線株式会社
IPC: H03M3/02
Abstract: 【課題】SNRと安定性の両者を高くすることができるようにした連続時間型デルタシグマADC回路を提供する。 【解決手段】減算器2A〜2C、積分器3A〜3C、量子化器4を有する主経路と、該主経路で得られた前記デジタル信号を1クロック遅延する遅延器6、遅延器6の出力信号をアナログ信号に戻して帰還信号を生成するDAC回路7を有する帰還経路と、を備えた連続時間型デルタシグマADC回路において、帰還経路におけるDAC回路7と減算器2Aとの間に動作クロックによるノイズを除去するローパスフィルタ10Aを挿入した。 【選択図】図1
Search Results
1
records
(took 0.034 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
