-
公开(公告)号：CN1755934A
公开(公告)日：2006-04-05
申请号：CN200510082800.3
申请日：2005-07-07
Applicant: 株式会社瑞萨科技
IPC: H01L27/115 , G11C16/02
CPC classification number: H01L27/11568 , G11C16/0466 , H01L21/28282 , H01L27/115 , H01L29/42344 , H01L29/66833 , H01L29/792
Abstract: 提高了具有非易失性存储单元的半导体器件的集成度和重写次数。第一MONOS型非易失性存储元件和第二MONOS型非易失性存储元件一起安装在同一衬底上，其中第二MONOS型非易失性存储元件具有比第一MONOS型非易失性存储元件更大的栅极宽度，并且第一MONOS型非易失性存储元件用于存储几乎不重写的程序数据，以及第二MONOS型非易失性存储元件用于存储频繁重写的处理数据。
-
公开(公告)号：CN100447988C
公开(公告)日：2008-12-31
申请号：CN200410031907.0
申请日：2004-03-31
Applicant: 株式会社瑞萨科技
IPC: H01L21/8247 , H01L27/115 , H01L29/78
CPC classification number: H01L29/66825 , H01L21/28273 , H01L21/28282 , H01L29/42324 , H01L29/66833
Abstract: 本发明提供了一种具有改善电学特性的半导体器件，该器件具有使用分裂-栅型存储单元结构的非易失存储器并且使用氮化物薄膜作为电荷存储层。在半导体衬底的主表面中形成n型半导体区，然后在半导体区上方形成分裂-栅型存储单元的存储栅电极和电荷存储层。随后，在存储器栅电极的侧表面上形成侧壁，并且在半导体衬底的主表面上方形成光致抗蚀剂图案。光致抗蚀剂图案被用作蚀刻掩模，并且通过蚀刻除去半导体衬底主表面的一部分，从而形成凹槽。在形成凹槽的区域中，除去n型半导体区。然后，在用于形成凹槽的区域中形成用于形成选择存储单元的nMIS晶体管沟道的p型半导体区。
-
公开(公告)号：CN100552957C
公开(公告)日：2009-10-21
申请号：CN200510082800.3
申请日：2005-07-07
Applicant: 株式会社瑞萨科技
IPC: H01L27/115 , G11C16/02
CPC classification number: H01L27/11568 , G11C16/0466 , H01L21/28282 , H01L27/115 , H01L29/42344 , H01L29/66833 , H01L29/792
Abstract: 提高了具有非易失性存储单元的半导体器件的集成度和重写次数。第一MONOS型非易失性存储元件和第二MONOS型非易失性存储元件一起安装在同一衬底上，其中第二MONOS型非易失性存储元件具有比第一MONOS型非易失性存储元件更大的栅极宽度，并且第一MONOS型非易失性存储元件用于存储几乎不重写的程序数据，以及第二MONOS型非易失性存储元件用于存储频繁重写的处理数据。
-
公开(公告)号：CN1534768A
公开(公告)日：2004-10-06
申请号：CN200410031907.0
申请日：2004-03-31
Applicant: 株式会社瑞萨科技
IPC: H01L21/8247 , H01L27/115 , H01L29/78
CPC classification number: H01L29/66825 , H01L21/28273 , H01L21/28282 , H01L29/42324 , H01L29/66833
Abstract: 本发明提供了一种具有改善电学特性的半导体器件，该器件具有使用分裂－栅型存储单元结构的非易失存储器并且使用氮化物薄膜作为电荷存储层。在半导体衬底的主表面中形成n型半导体区，然后在半导体区上方形成分裂－栅型存储单元的存储栅电极和电荷存储层。随后，在存储器栅电极的侧表面上形成侧壁，并且在半导体衬底的主表面上方形成光致抗蚀剂图案。光致抗蚀剂图案被用作蚀刻掩模，并且通过蚀刻除去半导体衬底主表面的一部分，从而形成凹槽。在形成凹槽的区域中，除去n型半导体区。然后，在用于形成凹槽的区域中形成用于形成选择存储单元的nMIS晶体管沟道的p型半导体区。
-
-
-
Search Results
4
records
(took 0.03 seconds)
