公开(公告)号：CN1755934A

公开(公告)日：2006-04-05

申请号：CN200510082800.3

申请日：2005-07-07

Applicant: 株式会社瑞萨科技

Inventor： 伊藤文俊 ,  川岛祥之 ,  坂井健志 ,  石井泰之 ,  金丸恭弘 ,  桥本孝司 ,  水野真 ,  奥山幸祐 ,  真边由起子

IPC: H01L27/115 ,  G11C16/02

CPC classification number: H01L27/11568 ,  G11C16/0466 ,  H01L21/28282 ,  H01L27/115 ,  H01L29/42344 ,  H01L29/66833 ,  H01L29/792

Abstract: 提高了具有非易失性存储单元的半导体器件的集成度和重写次数。第一MONOS型非易失性存储元件和第二MONOS型非易失性存储元件一起安装在同一衬底上，其中第二MONOS型非易失性存储元件具有比第一MONOS型非易失性存储元件更大的栅极宽度，并且第一MONOS型非易失性存储元件用于存储几乎不重写的程序数据，以及第二MONOS型非易失性存储元件用于存储频繁重写的处理数据。

公开(公告)号：CN1574062A

公开(公告)日：2005-02-02

申请号：CN200410045502.2

申请日：2004-05-28

Applicant: 株式会社瑞萨科技

Inventor： 松崎望 ,  石丸哲也 ,  水野真 ,  桥本孝司

IPC: G11C7/00 ,  G11C16/00

CPC classification number: G11C16/107 ,  G11C16/3468

Abstract: 本发明公开了一种半导体器件。在由进行从衬底注入电子，向栅极电极侧抽出电子的改写动作的存储单元构成的半导体非易失性存储器件，即，栅极抽出型的半导体非易失性存储器件中，存在着这样的问题：当作为改写时的最初的处理施加擦除偏压时，出现成为过擦除状态的存储单元，该存储单元的电荷保持特性劣化。为此，本发明提供一种半导体非易失性存储器件，使用在施加擦除偏压前，对处于擦除单位中的全部存储单元进行写入，然后施加擦除偏压的方法。

公开(公告)号：CN101436430A

公开(公告)日：2009-05-20

申请号：CN200810181438.9

申请日：2008-11-13

Applicant: 株式会社瑞萨科技

Inventor： 梶山新也 ,  品川裕 ,  水野真 ,  葛西秀男 ,  渡部隆夫 ,  竹村理一郎 ,  关口知纪

IPC: G11C16/06 ,  G11C16/08 ,  G06F13/16

CPC classification number: G11C7/1039 ,  G11C7/1075 ,  G11C16/26

Abstract: 本发明提供一种半导体集成电路装置，其即使在来自多个CPU的访问请求产生竞争时也能实现低等待时间下的访问。在X解码器(121)的后级配置了保持上述X解码器的输出信号而能传递给字线驱动器(106)的第一锁存电路(104)。在Y解码器(122)的后级配置了保持上述Y解码器的输出信号而能传递给上述Y选择电路的第二锁存电路(105)。在读出放大器(108)的后级配置了保持上述读出放大器的输出信号而能够传递给输出电路(111、112)的第三锁存电路(110)。由此，能使读取上述非易失性半导体存储器的存储数据时的一系列处理流水线化，即使是在来自多个CPU的访问请求产生竞争时，也能实现低等待时间下的访问。

公开(公告)号：CN100447988C

公开(公告)日：2008-12-31

申请号：CN200410031907.0

申请日：2004-03-31

Applicant: 株式会社瑞萨科技

Inventor： 川嶋祥之 ,  伊藤文俊 ,  坂井健志 ,  石井泰之 ,  金丸恭弘 ,  桥本孝司 ,  水野真 ,  奥山幸祐

IPC: H01L21/8247 ,  H01L27/115 ,  H01L29/78

CPC classification number: H01L29/66825 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/42324 ,  H01L29/66833

Abstract: 本发明提供了一种具有改善电学特性的半导体器件，该器件具有使用分裂-栅型存储单元结构的非易失存储器并且使用氮化物薄膜作为电荷存储层。在半导体衬底的主表面中形成n型半导体区，然后在半导体区上方形成分裂-栅型存储单元的存储栅电极和电荷存储层。随后，在存储器栅电极的侧表面上形成侧壁，并且在半导体衬底的主表面上方形成光致抗蚀剂图案。光致抗蚀剂图案被用作蚀刻掩模，并且通过蚀刻除去半导体衬底主表面的一部分，从而形成凹槽。在形成凹槽的区域中，除去n型半导体区。然后，在用于形成凹槽的区域中形成用于形成选择存储单元的nMIS晶体管沟道的p型半导体区。

公开(公告)号：CN100552957C

公开(公告)日：2009-10-21

申请号：CN200510082800.3

申请日：2005-07-07

Applicant: 株式会社瑞萨科技

Inventor： 伊藤文俊 ,  川岛祥之 ,  坂井健志 ,  石井泰之 ,  金丸恭弘 ,  桥本孝司 ,  水野真 ,  奥山幸祐 ,  真边由起子

IPC: H01L27/115 ,  G11C16/02

CPC classification number: H01L27/11568 ,  G11C16/0466 ,  H01L21/28282 ,  H01L27/115 ,  H01L29/42344 ,  H01L29/66833 ,  H01L29/792

Abstract: 提高了具有非易失性存储单元的半导体器件的集成度和重写次数。第一MONOS型非易失性存储元件和第二MONOS型非易失性存储元件一起安装在同一衬底上，其中第二MONOS型非易失性存储元件具有比第一MONOS型非易失性存储元件更大的栅极宽度，并且第一MONOS型非易失性存储元件用于存储几乎不重写的程序数据，以及第二MONOS型非易失性存储元件用于存储频繁重写的处理数据。

公开(公告)号：CN1534768A

公开(公告)日：2004-10-06

申请号：CN200410031907.0

申请日：2004-03-31

Applicant: 株式会社瑞萨科技

Inventor： 川嶋祥之 ,  伊藤文俊 ,  坂井健志 ,  石井泰之 ,  金丸恭弘 ,  桥本孝司 ,  水野真 ,  奥山幸祐

IPC: H01L21/8247 ,  H01L27/115 ,  H01L29/78

CPC classification number: H01L29/66825 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/42324 ,  H01L29/66833

Abstract: 本发明提供了一种具有改善电学特性的半导体器件，该器件具有使用分裂－栅型存储单元结构的非易失存储器并且使用氮化物薄膜作为电荷存储层。在半导体衬底的主表面中形成n型半导体区，然后在半导体区上方形成分裂－栅型存储单元的存储栅电极和电荷存储层。随后，在存储器栅电极的侧表面上形成侧壁，并且在半导体衬底的主表面上方形成光致抗蚀剂图案。光致抗蚀剂图案被用作蚀刻掩模，并且通过蚀刻除去半导体衬底主表面的一部分，从而形成凹槽。在形成凹槽的区域中，除去n型半导体区。然后，在用于形成凹槽的区域中形成用于形成选择存储单元的nMIS晶体管沟道的p型半导体区。