公开(公告)号：CN101308820B

公开(公告)日：2010-06-02

申请号：CN200810131804.X

申请日：2005-04-08

Applicant: 株式会社瑞萨科技

Inventor： 冈元正芳 ,  松本秀幸 ,  寄崎真吾 ,  长谷部昭男 ,  本山康博 ,  岛濑朗

IPC: H01L21/82 ,  H01L21/66 ,  G01R3/00 ,  G01R1/073

CPC classification number: G01R3/00 ,  G01R1/07307

Abstract: 对具有形成为窄间距的测试焊盘的半导体集成电路器件实现电测试。半导体集成电路器件的制造方法包括制备探针卡的步骤，该探针卡具有可以接触两个或多个电极的两个或多个接触端子。该步骤包括与其中形成第一布线的布线衬底相对，制备第一片，该第一片具有：用于接触两个或多个电极的两个或多个接触端子；电连接到两个或多个接触端子和第一布线的第二布线；以及包括无源元件的电路，其邻近两个或多个接触端子形成且连接到第二布线。

公开(公告)号：CN101308819A

公开(公告)日：2008-11-19

申请号：CN200810131803.5

申请日：2005-04-08

Applicant: 株式会社瑞萨科技

Inventor： 冈元正芳 ,  松本秀幸 ,  寄崎真吾 ,  长谷部昭男 ,  本山康博 ,  岛濑朗

IPC: H01L21/82 ,  H01L21/66 ,  G01R3/00 ,  G01R1/073

CPC classification number: G01R3/00 ,  G01R1/07307

Abstract: 对具有形成为窄间距的测试焊盘的半导体集成电路器件实现电测试。半导体集成电路器件的制造方法包括制备探针卡的步骤，该探针卡具有可以接触两个或多个电极的两个或多个接触端子。该步骤包括与其中形成第一布线的布线衬底相对，制备第一片，该第一片具有：用于接触两个或多个电极的两个或多个接触端子；电连接到两个或多个接触端子和第一布线的第二布线；以及沿第二布线中的信号线形成的用于屏蔽件的金属布线，该信号线容易受第二布线当中的噪音影响。

公开(公告)号：CN100435317C

公开(公告)日：2008-11-19

申请号：CN200510063520.8

申请日：2005-04-08

Applicant: 株式会社瑞萨科技

Inventor： 冈元正芳 ,  松本秀幸 ,  寄崎真吾 ,  长谷部昭男 ,  本山康博 ,  岛濑朗

IPC: H01L21/82 ,  H01L21/66 ,  G01R1/067 ,  G01R1/073

CPC classification number: G01R3/00 ,  G01R1/07307

Abstract: 对具有形成为窄间距的测试焊盘的半导体集成电路器件实现电测试。半导体集成电路器件的制造方法包括制备探针卡的步骤，该探针卡具有可以接触两个或多个电极的两个或多个接触端子。该步骤包括与其中形成第一布线的布线衬底相对，制备第一片，该第一片具有：用于接触两个或多个电极的两个或多个接触端子；电连接到两个或多个接触端子和第一布线的第二布线；以及邻近两个或多个接触端子的形成区域、被布置到第二布线的非形成区域且不参与信号传送的第一虚拟布线。

公开(公告)号：CN101308819B

公开(公告)日：2010-09-15

申请号：CN200810131803.5

申请日：2005-04-08

Applicant: 株式会社瑞萨科技

Inventor： 冈元正芳 ,  松本秀幸 ,  寄崎真吾 ,  长谷部昭男 ,  本山康博 ,  岛濑朗

IPC: H01L21/82 ,  H01L21/66 ,  G01R3/00 ,  G01R1/073

CPC classification number: G01R3/00 ,  G01R1/07307

Abstract: 对具有形成为窄间距的测试焊盘的半导体集成电路器件实现电测试。半导体集成电路器件的制造方法包括制备探针卡的步骤，该探针卡具有可以接触两个或多个电极的两个或多个接触端子。该步骤包括与其中形成第一布线的布线衬底相对，制备第一片，该第一片具有：用于接触两个或多个电极的两个或多个接触端子；电连接到两个或多个接触端子和第一布线的第二布线；以及沿第二布线中的信号线形成的用于屏蔽件的金属布线，该信号线容易受第二布线当中的噪音影响。

公开(公告)号：CN101308820A

公开(公告)日：2008-11-19

申请号：CN200810131804.X

申请日：2005-04-08

Applicant: 株式会社瑞萨科技

Inventor： 冈元正芳 ,  松本秀幸 ,  寄崎真吾 ,  长谷部昭男 ,  本山康博 ,  岛濑朗

IPC: H01L21/82 ,  H01L21/66 ,  G01R3/00 ,  G01R1/073

CPC classification number: G01R3/00 ,  G01R1/07307

Abstract: 对具有形成为窄间距的测试焊盘的半导体集成电路器件实现电测试。半导体集成电路器件的制造方法包括制备探针卡的步骤，该探针卡具有可以接触两个或多个电极的两个或多个接触端子。该步骤包括与其中形成第一布线的布线衬底相对，制备第一片，该第一片具有：用于接触两个或多个电极的两个或多个接触端子；电连接到两个或多个接触端子和第一布线的第二布线；以及包括无源元件的电路，其邻近两个或多个接触端子形成且连接到第二布线。

公开(公告)号：CN1681106A

公开(公告)日：2005-10-12

申请号：CN200510063520.8

申请日：2005-04-08

Applicant: 株式会社瑞萨科技

Inventor： 冈元正芳 ,  松本秀幸 ,  寄崎真吾 ,  长谷部昭男 ,  本山康博 ,  岛濑朗

IPC: H01L21/82 ,  H01L21/66 ,  G01R1/067 ,  G01R1/073

CPC classification number: G01R3/00 ,  G01R1/07307

Abstract: 对具有形成为窄间距的测试焊盘的半导体集成电路器件实现电测试。半导体集成电路器件的制造方法包括制备探针卡的步骤，该探针卡具有可以接触两个或多个电极的两个或多个接触端子。该步骤包括与其中形成第一布线的布线衬底相对，制备具有两个或多个接触端子以接触两个或多个电极的第一片；电连接到两个或多个接触端子和第一布线的第二布线；以及邻近两个或多个接触端子的形成区域、被布置到第二布线的非形成区域且不参与信号传送的第一虚拟布线。