-
公开(公告)号：CN101308820B
公开(公告)日：2010-06-02
申请号：CN200810131804.X
申请日：2005-04-08
Applicant: 株式会社瑞萨科技
CPC classification number: G01R3/00 , G01R1/07307
Abstract: 对具有形成为窄间距的测试焊盘的半导体集成电路器件实现电测试。半导体集成电路器件的制造方法包括制备探针卡的步骤，该探针卡具有可以接触两个或多个电极的两个或多个接触端子。该步骤包括与其中形成第一布线的布线衬底相对，制备第一片，该第一片具有：用于接触两个或多个电极的两个或多个接触端子；电连接到两个或多个接触端子和第一布线的第二布线；以及包括无源元件的电路，其邻近两个或多个接触端子形成且连接到第二布线。
-
公开(公告)号：CN100508154C
公开(公告)日：2009-07-01
申请号：CN200480044383.7
申请日：2004-11-18
Applicant: 株式会社瑞萨科技
IPC: H01L21/66
CPC classification number: G01R1/0735 , G01R3/00
Abstract: 为了防止薄膜片(2)随着用于防止多层布线衬底(1)弯曲的卡支架变厚而被掩埋到卡支架内而造成探针(7)不能可靠地接触到测试焊盘这种情况的出现，形成在仅对薄膜片(2)的中心区域(IA)施加张力的状态下粘结薄膜片(2)和粘结环(6)而不对外周区域(OA)施加张力的结构，通过增加规定到薄膜片(2)的探针面的高度的粘结环(6)的高度来增加到薄膜片(2)的探针面的高度。
-
公开(公告)号：CN101211807A
公开(公告)日：2008-07-02
申请号：CN200710187713.3
申请日：2007-11-20
Applicant: 株式会社瑞萨科技
CPC classification number: G01R3/00 , G01R1/07342
Abstract: 本发明提供一种半导体集成电路装置的制造技术，在使用了具有根据此技术而形成的探针(probe)的探测器(薄膜探针)进行探针测试时，防止探测器及测试对象即晶片破损。在晶片(31)的主面上，在形成有金属膜(21A)的区域(包括孔33)及组装探卡时比接合环更外侧的区域上，选择性地堆积铜膜(37)之后，形成金属膜(21A)、聚酰亚胺膜(22)、配线(23)、聚酰亚胺膜(25)、配线(27)及聚酰亚胺膜(28)等。此后，通过除去晶片(31)及铜膜(37)，而获得可以充分确保高度的探针(7)。
-
公开(公告)号：CN100435317C
公开(公告)日：2008-11-19
申请号：CN200510063520.8
申请日：2005-04-08
Applicant: 株式会社瑞萨科技
CPC classification number: G01R3/00 , G01R1/07307
Abstract: 对具有形成为窄间距的测试焊盘的半导体集成电路器件实现电测试。半导体集成电路器件的制造方法包括制备探针卡的步骤，该探针卡具有可以接触两个或多个电极的两个或多个接触端子。该步骤包括与其中形成第一布线的布线衬底相对，制备第一片，该第一片具有：用于接触两个或多个电极的两个或多个接触端子；电连接到两个或多个接触端子和第一布线的第二布线；以及邻近两个或多个接触端子的形成区域、被布置到第二布线的非形成区域且不参与信号传送的第一虚拟布线。
-
公开(公告)号：CN1281966C
公开(公告)日：2006-10-25
申请号：CN03159863.3
申请日：2003-09-26
Applicant: 株式会社瑞萨科技
CPC classification number: G01R1/06744 , G01R1/06711 , G01R1/0735 , G01R3/00 , G01R31/2874 , H01L24/05 , H01L2224/04042 , H01L2224/32225 , H01L2224/32245 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/48247 , H01L2224/48453 , H01L2224/48463 , H01L2224/48465 , H01L2224/73265 , H01L2924/00011 , H01L2924/12042 , H01L2924/14 , H01L2924/15311 , H01L2924/181 , H01L2924/00014 , H01L2924/00 , H01L2924/00012 , H01L2924/01033
Abstract: 本发明提供一种探针片、探针卡及半导体检查装置。该探针片具有：在该探针片的与晶片相对置的第一表面上配置且与设置在该晶片上的多个电极相接触的多个接触端子，分别从上述多个接触端子中的一个引出且在上述探针片内布置的多条布线，和在上述探针片的与上述第一表面相反侧的第二表面上配置且分别与上述多条布线中的一条电连接的多个电极焊盘，其中，上述探针片的上述第二表面上的上述多个电极焊盘之间的间距比上述探针片的上述第一表面上的上述多个接触端子之间的间距更宽。
-
Patent Agency Ranking
公开(公告)号：CN1612322A
公开(公告)日：2005-05-04
申请号：CN200410086605.3
申请日：2004-10-29
Applicant: 株式会社瑞萨科技
IPC: H01L21/82 , H01L21/768 , H01L21/28 , H01L21/60 , H01L21/66
CPC classification number: H01L22/14 , G01R1/06711 , G01R1/06744 , G01R1/07307 , G01R3/00 , H01L2224/05553 , H01L2224/05554 , H01L2224/0603 , H01L2224/45144 , H01L2224/48453 , H01L2224/48463 , H01L2224/49171 , H01L2924/014 , H01L2924/3011 , H01L2924/00
Abstract: 提供了一种技术，该技术允许电测试具有以窄间距布置的测试焊盘的半导体集成电路器件。棱锥体或梯形棱锥体形状的探针由通过连续地层叠铑膜和镍膜形成的金属膜形成。通过互连和金属膜之间的聚酰亚胺膜中形成的通孔，互连电连接到金属膜。通过旋转配备有其他探针和通孔的其他金属膜的平面图形获得配备有一个探针和通孔的金属膜之一的平面图形。
-
公开(公告)号：CN100589235C
公开(公告)日：2010-02-10
申请号：CN200610093074.X
申请日：2006-06-20
Applicant: 株式会社瑞萨科技
CPC classification number: G01R3/00 , G01R1/07378 , G01R31/2889
Abstract: 在使用一种通过半导体集成电路器件的制造技术而形成有探针头的探针台进行探针测试期间，保证探针头与测试焊盘之间的可靠接触。制备一个按压工具，其具有在其中形成的且在其主表面与背表面之间贯穿的至少一个孔部分。在按压工具的主表面上相继地布置一个片状的弹性体和一个聚酰亚胺片。在使弹性体和聚酰亚胺片静电吸附到按压工具上的情况下，将按压工具布置在薄膜片上，使得其主表面面对薄膜片的背表面(与其形成有探针的主表面相对的表面)。然后，将其上接合有按压工具的薄膜片附着到探针卡。
-
公开(公告)号：CN101308820A
公开(公告)日：2008-11-19
申请号：CN200810131804.X
申请日：2005-04-08
Applicant: 株式会社瑞萨科技
CPC classification number: G01R3/00 , G01R1/07307
Abstract: 对具有形成为窄间距的测试焊盘的半导体集成电路器件实现电测试。半导体集成电路器件的制造方法包括制备探针卡的步骤，该探针卡具有可以接触两个或多个电极的两个或多个接触端子。该步骤包括与其中形成第一布线的布线衬底相对，制备第一片，该第一片具有：用于接触两个或多个电极的两个或多个接触端子；电连接到两个或多个接触端子和第一布线的第二布线；以及包括无源元件的电路，其邻近两个或多个接触端子形成且连接到第二布线。
-
公开(公告)号：CN1681106A
公开(公告)日：2005-10-12
申请号：CN200510063520.8
申请日：2005-04-08
Applicant: 株式会社瑞萨科技
CPC classification number: G01R3/00 , G01R1/07307
Abstract: 对具有形成为窄间距的测试焊盘的半导体集成电路器件实现电测试。半导体集成电路器件的制造方法包括制备探针卡的步骤，该探针卡具有可以接触两个或多个电极的两个或多个接触端子。该步骤包括与其中形成第一布线的布线衬底相对，制备具有两个或多个接触端子以接触两个或多个电极的第一片；电连接到两个或多个接触端子和第一布线的第二布线；以及邻近两个或多个接触端子的形成区域、被布置到第二布线的非形成区域且不参与信号传送的第一虚拟布线。
-
公开(公告)号：CN101308819B
公开(公告)日：2010-09-15
申请号：CN200810131803.5
申请日：2005-04-08
Applicant: 株式会社瑞萨科技
CPC classification number: G01R3/00 , G01R1/07307
Abstract: 对具有形成为窄间距的测试焊盘的半导体集成电路器件实现电测试。半导体集成电路器件的制造方法包括制备探针卡的步骤，该探针卡具有可以接触两个或多个电极的两个或多个接触端子。该步骤包括与其中形成第一布线的布线衬底相对，制备第一片，该第一片具有：用于接触两个或多个电极的两个或多个接触端子；电连接到两个或多个接触端子和第一布线的第二布线；以及沿第二布线中的信号线形成的用于屏蔽件的金属布线，该信号线容易受第二布线当中的噪音影响。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.034 seconds)
