公开(公告)号：CN1976032B

公开(公告)日：2010-09-29

申请号：CN200610162907.3

申请日：2006-11-29

Applicant: 株式会社瑞萨科技

Inventor： 林崇弘 ,  丰岛俊辅 ,  坂本和夫 ,  森野直纯 ,  田中一雄

IPC: H01L27/04 ,  H01L23/522 ,  H01L23/485

CPC classification number: H01L23/49844 ,  H01L23/49811 ,  H01L23/50 ,  H01L23/5226 ,  H01L23/5286 ,  H01L23/53228 ,  H01L23/585 ,  H01L24/05 ,  H01L24/06 ,  H01L24/49 ,  H01L27/0255 ,  H01L27/092 ,  H01L2224/02166 ,  H01L2224/05025 ,  H01L2224/05093 ,  H01L2224/05095 ,  H01L2224/05124 ,  H01L2224/05624 ,  H01L2224/06102 ,  H01L2224/06133 ,  H01L2224/06143 ,  H01L2224/06153 ,  H01L2224/06163 ,  H01L2224/49105 ,  H01L2224/85399 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/12036 ,  H01L2924/1306 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099

Abstract: 本发明的目的在于提供一种能够减小半导体器件的平面尺寸的技术。输入/输出电路形成在半导体衬底上方，接地布线和电源布线通过输入/输出电路上方，且用于键合焊盘的导电层形成在其上方。输入/输出电路由用作保护元件的nMISFET形成区域和pMISFET形成区域中的MISFET元件、电阻元件形成区域中的电阻元件以及二极管元件形成区域中的二极管元件形成。连接到保护元件并置于接地布线和电源布线下方的布线在nMISFET形成区域和pMISFET形成区域之间以及在接地布线和电源布线之间的引出区域中引出，以连接到导电层。

公开(公告)号：CN101226935A

公开(公告)日：2008-07-23

申请号：CN200710159740.X

申请日：2007-12-21

Applicant: 株式会社瑞萨科技

Inventor： 丰岛俊辅 ,  田中一雄 ,  岩渊胜

IPC: H01L27/04 ,  H01L23/522 ,  H01L23/482

CPC classification number: H01L27/0251 ,  H01L24/06 ,  H01L2224/05553 ,  H01L2924/12036 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/00

Abstract: 本发明目的在于提供一种有利于抵抗EM和ESD的半导体集成电路器件。该器件设置有：多个I/O单元；由在上述I/O单元之上的多个互连层形成的电源线；键合焊盘，形成在电源线的上层中并处于与I/O单元对应的位置；以及引出区域，能够将I/O单元电耦合到键合焊盘。上述电源线包括第一电源线和第二电源线，上述I/O单元包括：耦合到第一电源线的第一元件和耦合到第二电源线的第二元件。第一元件设置在第一电源线侧且第二元件设置在第二电源线侧。由于在I/O单元之上的互连层，第一电源线和第二电源线可以允许高电流，由此具有抵抗EM和ESD的鲁棒性。

公开(公告)号：CN101685818A

公开(公告)日：2010-03-31

申请号：CN200910205258.4

申请日：2006-11-29

Applicant: 株式会社瑞萨科技

Inventor： 林崇弘 ,  丰岛俊辅 ,  坂本和夫 ,  森野直纯 ,  田中一雄

IPC: H01L27/04 ,  H01L23/528 ,  H01L23/485

CPC classification number: H01L23/49844 ,  H01L23/49811 ,  H01L23/50 ,  H01L23/5226 ,  H01L23/5286 ,  H01L23/53228 ,  H01L23/585 ,  H01L24/05 ,  H01L24/06 ,  H01L24/49 ,  H01L27/0255 ,  H01L27/092 ,  H01L2224/02166 ,  H01L2224/05025 ,  H01L2224/05093 ,  H01L2224/05095 ,  H01L2224/05124 ,  H01L2224/05624 ,  H01L2224/06102 ,  H01L2224/06133 ,  H01L2224/06143 ,  H01L2224/06153 ,  H01L2224/06163 ,  H01L2224/49105 ,  H01L2224/85399 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/12036 ,  H01L2924/1306 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099

Abstract: 本发明的目的在于提供一种能够减小半导体器件的平面尺寸的技术。输入/输出电路形成在半导体衬底上方，接地布线和电源布线通过输入/输出电路上方，且用于键合焊盘的导电层形成在其上方。输入/输出电路由用作保护元件的nMISFET形成区域和pMISFET形成区域中的MISFET元件、电阻元件形成区域中的电阻元件以及二极管元件形成区域中的二极管元件形成。连接到保护元件并置于接地布线和电源布线下方的布线在nMISFET形成区域和pMISFET形成区域之间以及在接地布线和电源布线之间的引出区域中引出，以连接到导电层。

公开(公告)号：CN101710700A

公开(公告)日：2010-05-19

申请号：CN200910261065.0

申请日：2005-10-24

Applicant: 株式会社瑞萨科技

Inventor： 石塚裕康 ,  田中一雄

IPC: H02H9/04

CPC classification number: H01L27/0251 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体集成电路，以抑制由诸如电源噪声的相对小的电源波动引起的保护电路中误操作的出现。保护电路具有第一电阻器和电容器、反相器和MOS晶体管，第一电阻器和电容器串联连接在电源线和接地线之间，反相器的输入连接在第一电阻器和电容器之间，MOS晶体管的栅电极接收反相器的输出并且MOS晶体管的漏电极和源电极连接到电源线和接地线。当高电压波动出现在电源线中时，在第一电阻器和电容器之间的连接点处的电平变化根据时间常数而延迟。通过该延迟，接收反相器输出的MOS晶体管暂时导通，且高电压放电到接地线。由于反相器的输出经由第二电阻器下拉至接地线，即使反相器的输出出现不希望的波动，也可以抑制在MOS晶体管的栅极输入中的波动。

公开(公告)号：CN1901084A

公开(公告)日：2007-01-24

申请号：CN200610105982.6

申请日：2006-07-21

Applicant: 株式会社瑞萨科技

Inventor： 户羽健夫 ,  田中一雄 ,  丰岛俊辅

IPC: G11C7/10

CPC classification number: G11C5/147 ,  G11C7/1066 ,  G11C11/4074

Abstract: 本发明提供一种具有两种输入/输出电路的半导体集成电路，其以合理的配置实现了更高的速度和更高的封装密度。半导体集成电路具有工作在第一电源电压上的第一输入/输出电路、工作在低于第一电源电压的第二电源电压上的内部电路、以及工作在低于第一电源电压的第三电源电压上的第二输入/输出电路。在第一输入/输出电路的输出电路中，通过电平偏移器将对应于第二电源电压的信号幅度转换成对应于第一电源电压的信号幅度，并且驱动构成该输出电路的P沟道MOSFET和N沟道MOSFET。在第二输入/输出电路的输出电路中，通过电平偏移器以类似于上述的方式产生驱动信号来驱动第二和第三N沟道MOSFET，该第二和第三N沟道MOSFET用于产生具有对应于第三电源电压的信号幅度的输出信号。

公开(公告)号：CN101232017A

公开(公告)日：2008-07-30

申请号：CN200810003530.6

申请日：2008-01-18

Applicant: 株式会社瑞萨科技

Inventor： 高桑浩一郎 ,  田中一雄

IPC: H01L27/02 ,  H01L27/04

CPC classification number: H01L27/0251 ,  H01L23/5286 ,  H01L24/06 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 本发明公开了一种半导体器件。更具体地，提供了一种即使内部电路电源焊盘和内部电路GND焊盘形成在内部电路区域中也能充分地保护内部电路免遭静电放电侵害的技术。内部电路电源焊盘和内部电路GND焊盘设置在半导体芯片的核心区域中。在内部电路电源焊盘和内部电路GND焊盘之间进一步形成内部电路。在内部电路电源焊盘和内部电路GND焊盘之间进一步形成用于保护内部电路免受浪涌电流侵害的静电保护电路。每个静电保护电路包括用于促使浪涌电流流入的放电电路以及用于控制放电电路的控制电路。本发明的特征在于放电电路放置在核心区域中，控制电路放置在I/O区域中。

公开(公告)号：CN1976032A

公开(公告)日：2007-06-06

申请号：CN200610162907.3

申请日：2006-11-29

Applicant: 株式会社瑞萨科技

Inventor： 林崇弘 ,  丰岛俊辅 ,  坂本和夫 ,  森野直纯 ,  田中一雄

IPC: H01L27/04 ,  H01L23/522 ,  H01L23/485

CPC classification number: H01L23/49844 ,  H01L23/49811 ,  H01L23/50 ,  H01L23/5226 ,  H01L23/5286 ,  H01L23/53228 ,  H01L23/585 ,  H01L24/05 ,  H01L24/06 ,  H01L24/49 ,  H01L27/0255 ,  H01L27/092 ,  H01L2224/02166 ,  H01L2224/05025 ,  H01L2224/05093 ,  H01L2224/05095 ,  H01L2224/05124 ,  H01L2224/05624 ,  H01L2224/06102 ,  H01L2224/06133 ,  H01L2224/06143 ,  H01L2224/06153 ,  H01L2224/06163 ,  H01L2224/49105 ,  H01L2224/85399 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/12036 ,  H01L2924/1306 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099

Abstract: 本发明的目的在于提供一种能够减小半导体器件的平面尺寸的技术。输入/输出电路形成在半导体衬底上方，接地布线和电源布线通过输入/输出电路上方，且用于键合焊盘的导电层形成在其上方。输入/输出电路由用作保护元件的nMISFET形成区域和pMISFET形成区域中的MISFET元件、电阻元件形成区域中的电阻元件以及二极管元件形成区域中的二极管元件形成。连接到保护元件并置于接地布线和电源布线下方的布线在nMISFET形成区域和pMISFET形成区域之间以及在接地布线和电源布线之间的引出区域中引出，以连接到导电层。

公开(公告)号：CN1855725A

公开(公告)日：2006-11-01

申请号：CN200610066681.7

申请日：2006-04-19

Applicant: 株式会社瑞萨科技

Inventor： 菅野雄介 ,  田中一雄 ,  丰岛俊辅 ,  户羽健夫

IPC: H03K19/0185 ,  H01L27/02

CPC classification number: H03K19/018521 ,  H01L27/0928 ,  H01L27/105 ,  H03K3/356113

Abstract: 本发明提供一种具有低成本、可在低电压下高速工作的I/O电路的半导体集成电路器件，在I/O电路中，当使I/O电压vcc(例如3.3V)降低到vcc_18(例如1.8V)时，引起速度变差的部分是电平转换单元、和用于驱动大型主缓冲器的前置缓冲器部分。着眼于这一情况，通过对升电平转换器(LUC)和前置缓冲器(PBF)的电路施加高电压(电压vcc)，来以低成本实现可在低电压下高速工作的I/O电路。

公开(公告)号：CN1780146A

公开(公告)日：2006-05-31

申请号：CN200510114532.9

申请日：2005-10-24

Applicant: 株式会社瑞萨科技

Inventor： 石塚裕康 ,  田中一雄

IPC: H03K5/08

CPC classification number: H01L27/0251 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供本发明以抑制由诸如电源噪声的相对小的电源波动引起的保护电路中误操作的出现。保护电路具有第一电阻器和电容器、反相器和MOS晶体管，第一电阻器和电容器串联连接在电源线和接地线之间，反相器的输入连接在第一电阻器和电容器之间，MOS晶体管的栅电极接收反相器的输出并且MOS晶体管的漏电极和源电极连接到电源线和接地线。当高电压波动出现在电源线中时，在第一电阻器和电容器之间的连接点处的电平变化根据时间常数而延迟。通过该延迟，接收反相器输出的MOS晶体管暂时导通，且高电压放电到接地线。由于反相器的输出经由第二电阻器下拉至接地线，即使反相器的输出出现不希望的波动，也可以抑制在MOS晶体管的栅极输入中的波动。