-
公开(公告)号：CN103681516B
公开(公告)日：2017-12-12
申请号：CN201310314424.0
申请日：2013-07-24
Applicant: 瑞萨电子株式会社
CPC classification number: H01L21/50 , H01L21/56 , H01L21/561 , H01L21/563 , H01L21/6836 , H01L23/3128 , H01L23/49833 , H01L23/5283 , H01L24/13 , H01L24/14 , H01L24/16 , H01L24/17 , H01L24/19 , H01L24/20 , H01L24/27 , H01L24/32 , H01L24/33 , H01L24/81 , H01L24/83 , H01L24/92 , H01L24/94 , H01L24/95 , H01L24/96 , H01L24/97 , H01L25/0657 , H01L25/50 , H01L2221/68327 , H01L2224/0401 , H01L2224/04105 , H01L2224/05023 , H01L2224/05025 , H01L2224/05073 , H01L2224/05147 , H01L2224/0557 , H01L2224/05611 , H01L2224/05655 , H01L2224/12105 , H01L2224/131 , H01L2224/13111 , H01L2224/13144 , H01L2224/13147 , H01L2224/14131 , H01L2224/14135 , H01L2224/14136 , H01L2224/14181 , H01L2224/16145 , H01L2224/16146 , H01L2224/16225 , H01L2224/16227 , H01L2224/16237 , H01L2224/16238 , H01L2224/17181 , H01L2224/214 , H01L2224/215 , H01L2224/2731 , H01L2224/27334 , H01L2224/32145 , H01L2224/32225 , H01L2224/33181 , H01L2224/73104 , H01L2224/73204 , H01L2224/73253 , H01L2224/73259 , H01L2224/81191 , H01L2224/81447 , H01L2224/81801 , H01L2224/82105 , H01L2224/82106 , H01L2224/83104 , H01L2224/83191 , H01L2224/83192 , H01L2224/83862 , H01L2224/92224 , H01L2224/92242 , H01L2224/92244 , H01L2224/94 , H01L2224/95 , H01L2224/96 , H01L2224/97 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06544 , H01L2225/06568 , H01L2225/06586 , H01L2924/00014 , H01L2924/12042 , H01L2924/13091 , H01L2924/15311 , H01L2924/15313 , H01L2924/181 , H01L2924/3511 , H01L2924/00012 , H01L2224/83 , H01L2924/00 , H01L2924/014 , H01L2924/01047 , H01L2224/27 , H01L2224/81 , H01L2924/01029 , H01L2224/19 , H01L2224/05552
Abstract: 通过在衬底的顶表面之上装配包括具有小直径的半导体芯片和具有大直径的半导体芯片的芯片层压制件形成的半导体装置中，防止过度的压力施加至这两个半导体芯片的接合点。通过在支撑衬底之上装配具有大直径的第一半导体芯片，然后在所述第一半导体芯片之上装配具有小直径的第二半导体芯片，可以：抑制装配在所述第一半导体芯片之上的第二半导体芯片的倾斜和不稳定；从而阻止过度的压力施加至所述第一半导体芯片和第二半导体芯片的接合点。
-
公开(公告)号：CN103681516A
公开(公告)日：2014-03-26
申请号：CN201310314424.0
申请日：2013-07-24
Applicant: 瑞萨电子株式会社
CPC classification number: H01L21/50 , H01L21/56 , H01L21/561 , H01L21/563 , H01L21/6836 , H01L23/3128 , H01L23/49833 , H01L23/5283 , H01L24/13 , H01L24/14 , H01L24/16 , H01L24/17 , H01L24/19 , H01L24/20 , H01L24/27 , H01L24/32 , H01L24/33 , H01L24/81 , H01L24/83 , H01L24/92 , H01L24/94 , H01L24/95 , H01L24/96 , H01L24/97 , H01L25/0657 , H01L25/50 , H01L2221/68327 , H01L2224/0401 , H01L2224/04105 , H01L2224/05023 , H01L2224/05025 , H01L2224/05073 , H01L2224/05147 , H01L2224/0557 , H01L2224/05611 , H01L2224/05655 , H01L2224/12105 , H01L2224/131 , H01L2224/13111 , H01L2224/13144 , H01L2224/13147 , H01L2224/14131 , H01L2224/14135 , H01L2224/14136 , H01L2224/14181 , H01L2224/16145 , H01L2224/16146 , H01L2224/16225 , H01L2224/16227 , H01L2224/16237 , H01L2224/16238 , H01L2224/17181 , H01L2224/214 , H01L2224/215 , H01L2224/2731 , H01L2224/27334 , H01L2224/32145 , H01L2224/32225 , H01L2224/33181 , H01L2224/73104 , H01L2224/73204 , H01L2224/73253 , H01L2224/73259 , H01L2224/81191 , H01L2224/81447 , H01L2224/81801 , H01L2224/82105 , H01L2224/82106 , H01L2224/83104 , H01L2224/83191 , H01L2224/83192 , H01L2224/83862 , H01L2224/92224 , H01L2224/92242 , H01L2224/92244 , H01L2224/94 , H01L2224/95 , H01L2224/96 , H01L2224/97 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06544 , H01L2225/06568 , H01L2225/06586 , H01L2924/00014 , H01L2924/12042 , H01L2924/13091 , H01L2924/15311 , H01L2924/15313 , H01L2924/181 , H01L2924/3511 , H01L2924/00012 , H01L2224/83 , H01L2924/00 , H01L2924/014 , H01L2924/01047 , H01L2224/27 , H01L2224/81 , H01L2924/01029 , H01L2224/19 , H01L2224/05552 , H01L2224/32245
Abstract: 通过在衬底的顶表面之上装配包括具有小直径的半导体芯片和具有大直径的半导体芯片的芯片层压制件形成的半导体装置中，防止过度的压力施加至这两个半导体芯片的接合点。通过在支撑衬底之上装配具有大直径的第一半导体芯片，然后在所述第一半导体芯片之上装配具有小直径的第二半导体芯片，可以：抑制装配在所述第一半导体芯片之上的第二半导体芯片的倾斜和不稳定；从而阻止过度的压力施加至所述第一半导体芯片和第二半导体芯片的接合点。
-
公开(公告)号：CN107946291A
公开(公告)日：2018-04-20
申请号：CN201711260262.1
申请日：2013-07-24
Applicant: 瑞萨电子株式会社
IPC: H01L25/065 , H01L21/50 , H01L21/56 , H01L23/488 , H01L23/31 , H01L21/98
CPC classification number: H01L21/50 , H01L21/56 , H01L21/561 , H01L21/563 , H01L21/6836 , H01L23/3128 , H01L23/49833 , H01L23/5283 , H01L24/13 , H01L24/14 , H01L24/16 , H01L24/17 , H01L24/19 , H01L24/20 , H01L24/27 , H01L24/32 , H01L24/33 , H01L24/81 , H01L24/83 , H01L24/92 , H01L24/94 , H01L24/95 , H01L24/96 , H01L24/97 , H01L25/0657 , H01L25/50 , H01L2221/68327 , H01L2224/0401 , H01L2224/04105 , H01L2224/05023 , H01L2224/05025 , H01L2224/05073 , H01L2224/05147 , H01L2224/0557 , H01L2224/05611 , H01L2224/05655 , H01L2224/12105 , H01L2224/131 , H01L2224/13111 , H01L2224/13144 , H01L2224/13147 , H01L2224/14131 , H01L2224/14135 , H01L2224/14136 , H01L2224/14181 , H01L2224/16145 , H01L2224/16146 , H01L2224/16225 , H01L2224/16227 , H01L2224/16237 , H01L2224/16238 , H01L2224/17181 , H01L2224/214 , H01L2224/215 , H01L2224/2731 , H01L2224/27334 , H01L2224/32145 , H01L2224/32225 , H01L2224/33181 , H01L2224/73104 , H01L2224/73204 , H01L2224/73253 , H01L2224/73259 , H01L2224/81191 , H01L2224/81447 , H01L2224/81801 , H01L2224/82105 , H01L2224/82106 , H01L2224/83104 , H01L2224/83191 , H01L2224/83192 , H01L2224/83862 , H01L2224/92224 , H01L2224/92242 , H01L2224/92244 , H01L2224/94 , H01L2224/95 , H01L2224/96 , H01L2224/97 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06544 , H01L2225/06568 , H01L2225/06586 , H01L2924/00014 , H01L2924/12042 , H01L2924/13091 , H01L2924/15311 , H01L2924/15313 , H01L2924/181 , H01L2924/3511 , H01L2924/00012 , H01L2224/83 , H01L2924/00 , H01L2924/014 , H01L2924/01047 , H01L2224/27 , H01L2224/81 , H01L2924/01029 , H01L2224/19 , H01L2224/05552
Abstract: 通过在衬底的顶表面之上装配包括具有小直径的半导体芯片和具有大直径的半导体芯片的芯片层压制件形成的半导体装置中，防止过度的压力施加至这两个半导体芯片的接合点。通过在支撑衬底之上装配具有大直径的第一半导体芯片，然后在所述第一半导体芯片之上装配具有小直径的第二半导体芯片，可以：抑制装配在所述第一半导体芯片之上的第二半导体芯片的倾斜和不稳定；从而阻止过度的压力施加至所述第一半导体芯片和第二半导体芯片的接合点。
-
公开(公告)号：CN101958298A
公开(公告)日：2011-01-26
申请号：CN201010206061.5
申请日：2010-06-13
Applicant: 瑞萨电子株式会社
IPC: H01L23/488 , H01L21/60
CPC classification number: H01L24/11 , H01L24/16 , H01L2224/05647 , H01L2224/13099 , H01L2224/16503 , H01L2224/16507 , H01L2224/45144 , H01L2224/49171 , H01L2924/00014 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/01047 , H01L2924/01049 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01087 , H01L2924/01327 , H01L2924/014 , H01L2924/10253 , H01L2924/14 , H01L2924/15311 , H01L2924/181 , H01L2924/00 , H01L2224/48
Abstract: 本发明提供一种半导体器件及其制造方法，其中半导体器件层叠了半导体芯片或层叠了安装有半导体芯片的布线衬底，在此器件中，层叠了半导体芯片或布线衬底的电极间的连接结构(1)包括：以Cu为主要成分的一对电极(2，3)；和夹在一对电极(2，3)之间的由Sn-In类合金形成的焊料层(5)，在该焊料层(5)中分散有Sn-Cu-Ni化合物(6)。能在低温、低负荷下可靠连接，连接部即使在层叠工艺、其后的安装工艺等中被加热也能保持形状。
-
公开(公告)号：CN115483188A
公开(公告)日：2022-12-16
申请号：CN202210570706.6
申请日：2022-05-24
Applicant: 瑞萨电子株式会社
IPC: H01L23/498
Abstract: 本公开涉及一种半导体器件。布线衬底包括：第一绝缘层；第一金属图案，被形成在第一绝缘层上；第二绝缘层，被形成在第一绝缘层上以便覆盖第一金属图案；第二金属图案，被形成在第二绝缘层上；以及有机绝缘膜，与第二金属图案的部分接触。而且，第一金属图案具有：第一下表面，与第一绝缘层接触；以及第一上表面，与第二绝缘层接触。而且，第二金属图案具有：第二下表面，与第二绝缘层接触；以及第二上表面，与有机绝缘膜接触。此外，第二上表面的表面粗糙度大于以下每一项的表面粗糙度：第二下表面、第一上表面和第一下表面。
-
Patent Agency Ranking
公开(公告)号：CN104321866B
公开(公告)日：2018-03-02
申请号：CN201280073539.9
申请日：2012-09-14
Applicant: 瑞萨电子株式会社
IPC: H01L25/065 , H01L21/60 , H01L25/07 , H01L25/18
CPC classification number: H01L25/065 , H01L21/561 , H01L21/563 , H01L21/565 , H01L21/6835 , H01L21/6836 , H01L21/76898 , H01L23/295 , H01L23/3128 , H01L23/3135 , H01L23/481 , H01L23/49816 , H01L23/49827 , H01L24/03 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/27 , H01L24/29 , H01L24/32 , H01L24/33 , H01L24/75 , H01L24/81 , H01L24/83 , H01L24/92 , H01L24/97 , H01L25/03 , H01L25/0657 , H01L25/07 , H01L25/18 , H01L25/50 , H01L2221/68327 , H01L2221/68331 , H01L2224/03002 , H01L2224/0401 , H01L2224/13083 , H01L2224/131 , H01L2224/13111 , H01L2224/13147 , H01L2224/13155 , H01L2224/16145 , H01L2224/16146 , H01L2224/16225 , H01L2224/16227 , H01L2224/16235 , H01L2224/16238 , H01L2224/27312 , H01L2224/27334 , H01L2224/29006 , H01L2224/29007 , H01L2224/29012 , H01L2224/29015 , H01L2224/2919 , H01L2224/32013 , H01L2224/32014 , H01L2224/32058 , H01L2224/32059 , H01L2224/32145 , H01L2224/32225 , H01L2224/33181 , H01L2224/73204 , H01L2224/753 , H01L2224/75315 , H01L2224/81001 , H01L2224/81191 , H01L2224/81203 , H01L2224/81447 , H01L2224/81815 , H01L2224/81907 , H01L2224/83001 , H01L2224/83192 , H01L2224/83203 , H01L2224/8321 , H01L2224/83862 , H01L2224/83906 , H01L2224/83907 , H01L2224/92 , H01L2224/9211 , H01L2224/92242 , H01L2224/97 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06565 , H01L2225/06568 , H01L2924/07802 , H01L2924/07811 , H01L2924/15311 , H01L2924/15313 , H01L2924/181 , H01L2924/00012 , H01L2224/81 , H01L2224/83 , H01L2924/00 , H01L2924/00014 , H01L2924/014 , H01L2224/11 , H01L21/304 , H01L2224/03 , H01L21/78 , H01L2221/68381 , H01L21/4825 , H01L2224/27 , H01L2924/01047
Abstract: 一种半导体器件的制造方法，在布线衬底上，通过粘接材料分别层叠俯视时的平面尺寸不同的第一半导体芯片和第二半导体芯片，其中，在平面尺寸相对小的第一半导体芯片上搭载平面尺寸相对大的第二半导体芯片。另外，搭载了第一及第二半导体芯片之后，用树脂封固第一及第二半导体芯片。这里，第二半导体芯片和布线衬底的间隙用树脂封固之前，预先通过搭载第一及第二半导体芯片时使用的粘接材料填塞。
-
公开(公告)号：CN106847784A
公开(公告)日：2017-06-13
申请号：CN201710061288.7
申请日：2012-06-29
Applicant: 瑞萨电子株式会社
IPC: H01L23/498 , H01L21/683 , H01L21/48 , H01L21/56 , H01L21/60
CPC classification number: H01L23/49811 , H01L21/4853 , H01L21/563 , H01L21/6836 , H01L23/49816 , H01L23/49838 , H01L24/13 , H01L24/16 , H01L24/45 , H01L24/81 , H01L24/85 , H01L2221/68327 , H01L2221/6834 , H01L2224/05554 , H01L2224/10175 , H01L2224/1146 , H01L2224/1147 , H01L2224/11849 , H01L2224/13082 , H01L2224/131 , H01L2224/13147 , H01L2224/136 , H01L2224/14153 , H01L2224/14155 , H01L2224/1601 , H01L2224/16105 , H01L2224/16225 , H01L2224/16227 , H01L2224/16238 , H01L2224/32225 , H01L2224/45144 , H01L2224/73204 , H01L2224/81193 , H01L2224/81194 , H01L2224/81385 , H01L2224/814 , H01L2224/81444 , H01L2224/83102 , H01L2224/85 , H01L2224/85203 , H01L2224/94 , H01L2924/00014 , H01L2924/12042 , H01L2924/15311 , H01L2924/181 , H01L2924/014 , H01L2224/11 , H01L2924/00 , H01L2224/48
Abstract: 本发明公开了一种半导体器件的制造方法。提供一种可提高半导体器件可靠性的技术。在倒装芯片的连接工序中，通过对预先装载在突起电极(4)的顶端面的焊锡以及预先涂布在引脚(焊接引线)(11)上的焊锡进行加热，以使其一体化并电连接。其中，所述引脚(11)包括具有第一宽度(W1)的宽截面(第一部分)(11w)和具有第二宽度(W2)的窄截面(第二部分)(11n)。通过对焊锡进行加热，可使配置在窄截面(11n)上的焊锡的厚度比配置在宽截面(11w)上的焊锡的厚度薄。接着，在倒装芯片的连接工序中，将突起电极(4)配置并接合在窄截面(11n)上。由此，可减少焊锡的渗出量。
-
公开(公告)号：CN102856220B
公开(公告)日：2017-03-01
申请号：CN201210229643.4
申请日：2012-06-29
Applicant: 瑞萨电子株式会社
IPC: H01L21/60
CPC classification number: H01L23/49811 , H01L21/4853 , H01L21/563 , H01L21/6836 , H01L23/49816 , H01L23/49838 , H01L24/13 , H01L24/16 , H01L24/45 , H01L24/81 , H01L24/85 , H01L2221/68327 , H01L2221/6834 , H01L2224/05554 , H01L2224/10175 , H01L2224/1146 , H01L2224/1147 , H01L2224/11849 , H01L2224/13082 , H01L2224/131 , H01L2224/13147 , H01L2224/136 , H01L2224/14153 , H01L2224/14155 , H01L2224/1601 , H01L2224/16105 , H01L2224/16225 , H01L2224/16227 , H01L2224/16238 , H01L2224/32225 , H01L2224/45144 , H01L2224/73204 , H01L2224/81193 , H01L2224/81194 , H01L2224/81385 , H01L2224/814 , H01L2224/81444 , H01L2224/83102 , H01L2224/85 , H01L2224/85203 , H01L2224/94 , H01L2924/00014 , H01L2924/12042 , H01L2924/15311 , H01L2924/181 , H01L2924/014 , H01L2224/11 , H01L2924/00 , H01L2224/48
Abstract: 本发明公开了一种半导体器件的制造方法。提供一种可提高半导体器件可靠性的技术。在倒装芯片的连接工序中，通过对预先装载在突起电极(4)的顶端面的焊锡以及预先涂布在引脚(焊接引线)(11)上的焊锡进行加热，以使其一体化并电连接。其中，所述引脚(11)包括具有第一宽度(W1)的宽截面(第一部分)(11w)和具有第二宽度(W2)的窄截面(第二部分)(11n)。通过对焊锡进行加热，可使配置在窄截面(11n)上的焊锡的厚度比配置在宽截面(11w)上的焊锡的厚度薄。接着，在倒装芯片的连接工序中，将突起电极(4)配置并接合在窄截面(11n)上。由此，可减少焊锡的渗出量。
-
公开(公告)号：CN103903995A
公开(公告)日：2014-07-02
申请号：CN201310741302.X
申请日：2013-12-27
Applicant: 瑞萨电子株式会社
IPC: H01L21/60 , H01L23/488
CPC classification number: H01L24/81 , H01L21/561 , H01L21/563 , H01L23/49816 , H01L23/49838 , H01L23/49894 , H01L24/13 , H01L24/14 , H01L24/16 , H01L24/743 , H01L24/97 , H01L2224/10175 , H01L2224/13111 , H01L2224/13116 , H01L2224/13144 , H01L2224/13147 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2224/81193 , H01L2224/81385 , H01L2224/81801 , H01L2224/83192 , H01L2224/92125 , H01L2924/0132 , H01L2924/0133 , H01L2924/12042 , H01L2924/15184 , H01L2924/15311 , H01L2924/181 , H01L2924/00012 , H01L2924/01083 , H01L2924/01047 , H01L2924/01029 , H01L2924/0105 , H01L2924/00
Abstract: 本发明的课题在于提供一种提高半导体装置的可靠性的半导体装置的制造方法及半导体装置。在布线基板（3）所具有的芯片搭载面上形成的多个端子（11），在俯视观察下分别为在相邻的宽幅部（11w1、11w2）之间配置有窄幅部（11n）的形状。另外，在搭载于布线基板（3）上的半导体芯片（2）上形成的、多个突起电极（4）各自的顶端面的中心在俯视观察下分别配置在与窄幅部（11n）重叠的位置，将多个端子（11）和多个突起电极（4）经由焊锡材料（5）而电连接。
-
公开(公告)号：CN117855153A
公开(公告)日：2024-04-09
申请号：CN202311200504.3
申请日：2023-09-18
Applicant: 瑞萨电子株式会社
IPC: H01L23/31 , H01L23/367 , H01L23/48
Abstract: 本公开的各实施例涉及半导体器件。根据一个实施例的一种半导体器件包括：具有芯绝缘层的布线衬底；安装在布线衬底的上表面上的半导体芯片；形成在布线衬底的下表面上的多个焊球；以及散热器，该散热器具有经由第一粘合层固定到半导体芯片的后表面的第一部分和位于第一部分周围并且经由第二粘合层固定到布线衬底的第二部分。这里，多个焊球的一部分布置在与散热器的第二部分和第二粘合层中的每一者交叠的位置处。此外，第二粘合层的第二厚度大于第一粘合层的第一厚度的两倍。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.033 seconds)
