-
公开(公告)号：CN115732460A
公开(公告)日：2023-03-03
申请号：CN202210833073.3
申请日：2022-07-14
Applicant: 瑞萨电子株式会社
IPC: H01L23/498 , H01L23/367 , H01L23/552
Abstract: 本公开涉及一种半导体器件。一种布线衬底包括：第一绝缘层；形成在第一绝缘层上的接地平面；第二绝缘层，形成在第一绝缘层上，使得接地平面被第二绝缘层覆盖；形成在第二绝缘层上的第一信号布线；第三绝缘层，形成在第二绝缘层上，使得第一信号布线被第三绝缘层覆盖；以及第二信号布线，形成在第三绝缘层上并且与第一信号布线电连接。第一信号布线布置在与散热板的部分重叠的区域中。第二信号布线未布置在该区域中。接地平面具有位于与第一信号布线重叠的位置处的开口部分。开口部分形成为沿着第一信号布线延伸。
-
公开(公告)号：CN115483188A
公开(公告)日：2022-12-16
申请号：CN202210570706.6
申请日：2022-05-24
Applicant: 瑞萨电子株式会社
IPC: H01L23/498
Abstract: 本公开涉及一种半导体器件。布线衬底包括：第一绝缘层；第一金属图案，被形成在第一绝缘层上；第二绝缘层，被形成在第一绝缘层上以便覆盖第一金属图案；第二金属图案，被形成在第二绝缘层上；以及有机绝缘膜，与第二金属图案的部分接触。而且，第一金属图案具有：第一下表面，与第一绝缘层接触；以及第一上表面，与第二绝缘层接触。而且，第二金属图案具有：第二下表面，与第二绝缘层接触；以及第二上表面，与有机绝缘膜接触。此外，第二上表面的表面粗糙度大于以下每一项的表面粗糙度：第二下表面、第一上表面和第一下表面。
-
公开(公告)号：CN108369941A
公开(公告)日：2018-08-03
申请号：CN201680069738.0
申请日：2016-02-10
Applicant: 瑞萨电子株式会社
IPC: H01L25/065 , H01L25/07 , H01L25/18
CPC classification number: H01L25/065 , H01L25/07 , H01L25/18 , H01L2224/16225 , H01L2924/15174 , H01L2924/15192
Abstract: 一实施方式的半导体器件具有搭载于布线基板的第一半导体部件和第二半导体部件。上述第一半导体部件具有在与外部之间传输第一信号的第一端子以及在与上述第二半导体部件之间传输第二信号的第二端子。另外，上述第二半导体部件具有在与上述第一半导体部件之间传输上述第二信号的第三端子。另外，上述第一信号以比上述第二信号更高的频率来传输。另外，上述第一半导体部件的上述第二端子与上述第二半导体部件的上述第三端子经由上述第一布线构件电连接。另外，上述第一半导体部件的上述第一端子不经由上述第一布线构件而是经由第一凸块电极与上述布线基板电连接。
-
公开(公告)号：CN110034085A
公开(公告)日：2019-07-19
申请号：CN201811583769.5
申请日：2018-12-24
Applicant: 瑞萨电子株式会社
IPC: H01L23/492 , H01L23/498 , H01L25/07
Abstract: 本发明公开了一种半导体器件，实现了半导体器件的性能的改进。该半导体器件包括半导体芯片，该半导体芯片包括第一电路和在其上安装半导体芯片的布线基板。布线基板包括传输被输入到半导体芯片的输入信号的导线(输入信号导线)、传输从半导体芯片输出的输出信号的导线(输出信号导线)、以及被供应有参考电位的第一导体平面。当导线横截面积被定义为每个导线在正交于其中导线延伸方向的方向上的横截面积时，每个输入信号导线的导线横截面积小于每个输出信号导线的导线横截面积。在布线基板的厚度方向上，每个输入信号导线被插入在第二导体平面与第三导体平面之间，第二导体平面和第三导体平面中的每个被供应有参考电位。
-
公开(公告)号：CN109671683A
公开(公告)日：2019-04-23
申请号：CN201811190306.2
申请日：2018-10-12
Applicant: 瑞萨电子株式会社
IPC: H01L23/31 , H01L23/498
Abstract: 半导体器件具有布线衬底，布线衬底上安装有半导体芯片。布线衬底的布线层具有布线。该布线具有在截面图中沿“X”方向延伸的主布线单元和沿“Y”方向延伸的多个子布线单元，并且被供给有电源电位。布线层具有布线。该布线具有在截面图中沿“X”方向延伸的主布线单元和沿“Y”方向延伸的多个子布线单元，并且被供给有参考电位。子布线单元和子布线单元具有端部单元和在与端部单元相对的一侧的端部单元，并且沿“X”方向交替布置在主布线单元之间。过孔布线耦合到端部单元。
-
Patent Agency Ranking
公开(公告)号：CN108140616A
公开(公告)日：2018-06-08
申请号：CN201580083834.6
申请日：2015-10-15
Applicant: 瑞萨电子株式会社
CPC classification number: H01L23/642 , G01R31/2836 , H01G2/06 , H01L21/4853 , H01L21/4857 , H01L21/4871 , H01L22/12 , H01L23/12 , H01L23/16 , H01L23/3675 , H01L23/49822 , H01L23/49838 , H01L24/16 , H01L25/00 , H01L2224/16227 , H01L2224/73204 , H01L2224/73253 , H01L2924/15311 , H01L2924/16195 , H01L2924/19041 , H01L2924/19103 , H01L2924/19105 , H01L2924/3511 , H05K3/46
Abstract: 半导体器件包含：布线基板，其具备第一面及上述第一面的相反侧的第二面；半导体芯片，其搭载于上述布线基板，并具备多个芯片电极；第一电容器，其在俯视时配置在与上述半导体芯片重叠的位置，且内置于上述布线基板；以及第二电容器，其在俯视时配置在上述第一电容器与上述布线基板的周缘部之间。另外，上述第二电容器以串联连接的方式插入于相对于上述半导体芯片输入或输出电信号的信号传送路径。
-
公开(公告)号：CN119447069A
公开(公告)日：2025-02-14
申请号：CN202410853884.9
申请日：2024-06-28
Applicant: 瑞萨电子株式会社
IPC: H01L23/488 , H01L23/528
Abstract: 本公开涉及半导体器件。半导体器件的所述性能可以被提高。半导体芯片的多个突出电极包括：多个第一突出电极，被布置在与绝缘层的第一区域重叠的位置处；多个第二突出电极，被布置在与所述绝缘层的第二区域重叠的位置处；以及多个第三突出电极，被布置在与所述绝缘层的第三区域重叠的位置处。所述多个第一突出电极以第一节距布置，所述多个第二突出电极以第二节距布置，并且所述多个第三突出电极以与所述第一节距和所述第二节距中的每个节距不同的第三节距布置。
-
公开(公告)号：CN110034085B
公开(公告)日：2024-07-12
申请号：CN201811583769.5
申请日：2018-12-24
Applicant: 瑞萨电子株式会社
IPC: H01L23/492 , H01L23/498 , H01L25/07
Abstract: 本发明公开了一种半导体器件，实现了半导体器件的性能的改进。该半导体器件包括半导体芯片，该半导体芯片包括第一电路和在其上安装半导体芯片的布线基板。布线基板包括传输被输入到半导体芯片的输入信号的导线(输入信号导线)、传输从半导体芯片输出的输出信号的导线(输出信号导线)、以及被供应有参考电位的第一导体平面。当导线横截面积被定义为每个导线在正交于其中导线延伸方向的方向上的横截面积时，每个输入信号导线的导线横截面积小于每个输出信号导线的导线横截面积。在布线基板的厚度方向上，每个输入信号导线被插入在第二导体平面与第三导体平面之间，第二导体平面和第三导体平面中的每个被供应有参考电位。
-
公开(公告)号：CN118016636A
公开(公告)日：2024-05-10
申请号：CN202311120859.1
申请日：2023-09-01
Applicant: 瑞萨电子株式会社
IPC: H01L23/528 , H01L23/552
Abstract: 一种半导体器件，其包括包含多个布线层的布线衬底和包含第一模拟电路的半导体芯片。能够向该第一模拟电路供应第一电源电位的电源电位图案和能够向该第一模拟电路供应第一参考电位的参考电位图案与该第一模拟电路电连接。该电源电位图案设置在该多个布线层之中最接近该布线衬底的下表面的第一布线层中。该参考电位图案设置在该第一布线层之后最接近该下表面的第二布线层中。该电源电位图案和该参考电位图案在彼此相同的方向上延伸，同时在透视平面图中彼此重叠。
-
公开(公告)号：CN116137263A
公开(公告)日：2023-05-19
申请号：CN202211271522.6
申请日：2022-10-17
Applicant: 瑞萨电子株式会社
IPC: H01L23/498
Abstract: 本公开涉及一种半导体器件。该半导体器件包括布线基板，布线基板具有：具有焊盘的第一布线层；以及具有布线和过孔焊台的第二布线层。过孔焊台包括：第一行过孔焊台，分别连接到焊盘中的第一行焊盘；以及第二行过孔焊台，分别连接到焊盘中的第二行焊盘。在透视平面图中，第一行过孔焊台具有第一过孔焊台和第二过孔焊台，第一过孔焊台被布置为使得第一过孔焊台中的每个的中心在远离半导体芯片的第一侧的方向上从与对应第一行焊盘的中心重叠的位置偏移，第二过孔焊台被布置为使得第二过孔焊台中的每个的中心布置在与第一过孔焊台相比更靠近第一侧的位置处。在透视平面图中，第一过孔焊台和第二过孔焊台沿着第一侧在第一方向上交替布置。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.061 seconds)
