公开(公告)号：CN108878371A

公开(公告)日：2018-11-23

申请号：CN201810692239.8

申请日：2014-03-21

Applicant: 瑞萨电子株式会社

Inventor： 安村文次 ,  出口善宣 ,  竹井文一 ,  长谷部昭男 ,  槇平尚宏 ,  久保光之

IPC: H01L21/98 ,  H01L23/544 ,  H01L21/683 ,  H01L25/065 ,  H01L25/18

CPC classification number: H01L25/50 ,  H01L21/6835 ,  H01L22/12 ,  H01L22/14 ,  H01L23/544 ,  H01L24/05 ,  H01L24/06 ,  H01L24/81 ,  H01L25/0657 ,  H01L25/18 ,  H01L2221/68327 ,  H01L2223/54426 ,  H01L2223/5448 ,  H01L2223/54493 ,  H01L2224/03002 ,  H01L2224/0401 ,  H01L2224/05552 ,  H01L2224/0557 ,  H01L2224/06131 ,  H01L2224/11009 ,  H01L2224/13025 ,  H01L2224/13082 ,  H01L2224/13147 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06568 ,  H01L2225/06593 ,  H01L2924/00014 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/16251 ,  H01L2924/181 ,  H01L2224/11 ,  H01L2924/00

Abstract: 本发明公开了一种半导体器件的制造方法。在逻辑芯片上安装存储芯片时，对包括在逻辑芯片的背面上形成的识别标志的识别范围进行成像并对识别范围的图样进行识别，并根据识别结果，将逻辑芯片的多个突起和所述存储芯片的多个突起电极进行位置对准，以将所述存储芯片安装到逻辑芯片上。此时，识别范围的图样与多个突起的阵列图样的任何部分都不相同，结果，可对识别范围的图样中的识别标志确实进行识别，从而可提高将逻辑芯片的多个突起和所述存储芯片的多个突起电极进行位置对准的精度。

公开(公告)号：CN1877804B

公开(公告)日：2011-12-21

申请号：CN200610087908.6

申请日：2006-06-07

Applicant: 瑞萨电子株式会社

Inventor： 庄司照雄 ,  长谷部昭男 ,  出口善宣 ,  村上元二 ,  冈元正芳 ,  成塚康则 ,  春日部进

IPC: H01L21/66 ,  H01L21/82 ,  G01R1/073 ,  G01R31/26 ,  G01R31/28

CPC classification number: G01R1/0735

Abstract: 通过使用利用半导体集成电路器件制造技术形成的膜探测器，将提高共同地对多个芯片所执行的探测的效率。探针卡通过使用多个推动器来形成，每个推动器由POGO针绝缘体、POGO针、FPC连接器、膜探测器HMS、缓冲薄片、缓冲板、芯片冷凝器YRS等等形成，其中一个或者两个POGO针按压设置为类似岛状的多个金属膜。在基本上与电连接到形成在膜探测器中的探针的布线的延伸方向平行的方向上，在膜探测器的区域中，形成与待测试芯片匹配的一个或者多个切口。

公开(公告)号：CN104064482A

公开(公告)日：2014-09-24

申请号：CN201410106343.6

申请日：2014-03-21

Applicant: 瑞萨电子株式会社

Inventor： 安村文次 ,  出口善宣 ,  竹井文一 ,  长谷部昭男 ,  槇平尚宏 ,  久保光之

IPC: H01L21/58 ,  H01L21/60

CPC classification number: H01L25/50 ,  H01L21/6835 ,  H01L22/12 ,  H01L22/14 ,  H01L23/544 ,  H01L24/05 ,  H01L24/06 ,  H01L24/81 ,  H01L25/0657 ,  H01L25/18 ,  H01L2221/68327 ,  H01L2223/54426 ,  H01L2223/5448 ,  H01L2223/54493 ,  H01L2224/03002 ,  H01L2224/0401 ,  H01L2224/05552 ,  H01L2224/0557 ,  H01L2224/06131 ,  H01L2224/11009 ,  H01L2224/13025 ,  H01L2224/13082 ,  H01L2224/13147 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06568 ,  H01L2225/06593 ,  H01L2924/00014 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/16251 ,  H01L2924/181 ,  H01L2224/11 ,  H01L2924/00

Abstract: 本发明公开了一种可提高半导体器件的可装配性的技术。在逻辑芯片1上安装存储芯片时，对包括在逻辑芯片的背面上形成的识别标志的识别范围进行成像并对识别范围的图样进行识别，并根据识别结果，将逻辑芯片的多个突起和所述存储芯片的多个突起电极进行位置对准，以将所述存储芯片安装到逻辑芯片上。此时，识别范围的图样与多个突起的阵列图样的任何部分都不相同，结果，可对识别范围的图样中的识别标志确实进行识别，从而可提高将逻辑芯片的多个突起和所述存储芯片的多个突起电极进行位置对准的精度。

公开(公告)号：CN1612322B

公开(公告)日：2012-03-21

申请号：CN200410086605.3

申请日：2004-10-29

Applicant: 瑞萨电子株式会社

Inventor： 冈元正芳 ,  长谷川义昭 ,  本山康博 ,  松本秀幸 ,  寄崎真吾 ,  长谷部昭男 ,  柴田隆嗣 ,  成塚康则 ,  薮下明 ,  真岛敏幸

IPC: H01L21/82 ,  H01L21/768 ,  H01L21/28 ,  H01L21/60 ,  H01L21/66

CPC classification number: H01L22/14 ,  G01R1/06711 ,  G01R1/06744 ,  G01R1/07307 ,  G01R3/00 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/0603 ,  H01L2224/45144 ,  H01L2224/48453 ,  H01L2224/48463 ,  H01L2224/49171 ,  H01L2924/014 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 提供了一种技术，该技术允许电测试具有以窄间距布置的测试焊盘的半导体集成电路器件。棱锥体或梯形棱锥体形状的探针由通过连续地层叠铑膜和镍膜形成的金属膜形成。通过互连和金属膜之间的聚酰亚胺膜中形成的通孔，互连电连接到金属膜。通过旋转配备有其他探针和通孔的其他金属膜的平面图形获得配备有一个探针和通孔的金属膜之一的平面图形。