公开(公告)号：CN103367295A

公开(公告)日：2013-10-23

申请号：CN201310115230.8

申请日：2013-03-26

Applicant: 瑞萨电子株式会社

Inventor： 森凉 ,  福冈一树 ,  森野直纯 ,  出口善宣

IPC: H01L23/488 ,  H01L23/528 ,  H01L21/768

CPC classification number: H01L23/5226 ,  H01L21/02697 ,  H01L21/768 ,  H01L22/32 ,  H01L23/528 ,  H01L23/5283 ,  H01L23/5286 ,  H01L23/5384 ,  H01L23/562 ,  H01L24/05 ,  H01L24/06 ,  H01L2224/02166 ,  H01L2224/05553 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 一种半导体器件包括：衬底，包括其中形成电路元件的电路区域；在衬底上形成的并且由层叠的多个布线层和多个过孔层组成的多层布线层；以及在多层布线层上形成的电极焊盘。在作为多个布线层中的顶层的第一布线层的区域中形成层间绝缘膜，在该区域中，电极焊盘和第一电路区域在电极焊盘的平面视图中相互重叠。

公开(公告)号：CN113314428A

公开(公告)日：2021-08-27

申请号：CN202110162639.X

申请日：2021-02-05

Applicant: 瑞萨电子株式会社

Inventor： 佐藤嘉昭 ,  椀泽光伸 ,  松本明 ,  出口善宣 ,  齐藤健太郎

IPC: H01L21/60 ,  H01L23/488 ,  H01L27/11517

Abstract: 本公开涉及一种制造半导体器件的方法。在根据一个实施例的制造半导体器件的方法中，在提供包括非易失性存储器、焊盘以及包括有机材料的绝缘膜的半导体晶片之后，使探针接触位于第二区域中的焊盘的表面，并且数据被写入到非易失性存储器。在此，通过对有机材料执行第一热处理来形成绝缘膜。而且，在对半导体晶片执行第二热处理并检查其中被写入数据的非易失性存储器之后，通过使用电镀法来在位于第一区域中的焊盘的表面上形成阻挡层和第一焊料材料。此外，通过对第一焊料材料执行第三热处理来在第一区域中形成凸块电极。

公开(公告)号：CN1877804B

公开(公告)日：2011-12-21

申请号：CN200610087908.6

申请日：2006-06-07

Applicant: 瑞萨电子株式会社

Inventor： 庄司照雄 ,  长谷部昭男 ,  出口善宣 ,  村上元二 ,  冈元正芳 ,  成塚康则 ,  春日部进

IPC: H01L21/66 ,  H01L21/82 ,  G01R1/073 ,  G01R31/26 ,  G01R31/28

CPC classification number: G01R1/0735

Abstract: 通过使用利用半导体集成电路器件制造技术形成的膜探测器，将提高共同地对多个芯片所执行的探测的效率。探针卡通过使用多个推动器来形成，每个推动器由POGO针绝缘体、POGO针、FPC连接器、膜探测器HMS、缓冲薄片、缓冲板、芯片冷凝器YRS等等形成，其中一个或者两个POGO针按压设置为类似岛状的多个金属膜。在基本上与电连接到形成在膜探测器中的探针的布线的延伸方向平行的方向上，在膜探测器的区域中，形成与待测试芯片匹配的一个或者多个切口。

公开(公告)号：CN110299292B

公开(公告)日：2024-11-26

申请号：CN201910211657.5

申请日：2019-03-20

Applicant: 瑞萨电子株式会社

Inventor： 出口善宣 ,  名取岩 ,  矶崎诚也

IPC: H01L21/60 ,  H01L23/495 ,  H01L23/31

Abstract: 本申请涉及半导体器件及其制造方法。在层间绝缘膜上形成焊盘，在层间绝缘膜上形成绝缘膜以覆盖焊盘，并且在绝缘膜中形成露出焊盘的一部分的开口部分。在从开口部分露出的焊盘上和绝缘膜上形成电连接到焊盘的金属膜。金属膜一体地包括位于从开口部分露出的焊盘上的第一部分和位于绝缘膜上的第二部分。金属膜的上表面具有用于将导线键合到金属膜的导线键合区域和用于使探针与金属膜接触的探针接触区域，导线键合区域位于金属膜的第一部分上并且探针接触区域位于金属膜的第二部分上。

公开(公告)号：CN104064482A

公开(公告)日：2014-09-24

申请号：CN201410106343.6

申请日：2014-03-21

Applicant: 瑞萨电子株式会社

Inventor： 安村文次 ,  出口善宣 ,  竹井文一 ,  长谷部昭男 ,  槇平尚宏 ,  久保光之

IPC: H01L21/58 ,  H01L21/60

CPC classification number: H01L25/50 ,  H01L21/6835 ,  H01L22/12 ,  H01L22/14 ,  H01L23/544 ,  H01L24/05 ,  H01L24/06 ,  H01L24/81 ,  H01L25/0657 ,  H01L25/18 ,  H01L2221/68327 ,  H01L2223/54426 ,  H01L2223/5448 ,  H01L2223/54493 ,  H01L2224/03002 ,  H01L2224/0401 ,  H01L2224/05552 ,  H01L2224/0557 ,  H01L2224/06131 ,  H01L2224/11009 ,  H01L2224/13025 ,  H01L2224/13082 ,  H01L2224/13147 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06568 ,  H01L2225/06593 ,  H01L2924/00014 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/16251 ,  H01L2924/181 ,  H01L2224/11 ,  H01L2924/00

Abstract: 本发明公开了一种可提高半导体器件的可装配性的技术。在逻辑芯片1上安装存储芯片时，对包括在逻辑芯片的背面上形成的识别标志的识别范围进行成像并对识别范围的图样进行识别，并根据识别结果，将逻辑芯片的多个突起和所述存储芯片的多个突起电极进行位置对准，以将所述存储芯片安装到逻辑芯片上。此时，识别范围的图样与多个突起的阵列图样的任何部分都不相同，结果，可对识别范围的图样中的识别标志确实进行识别，从而可提高将逻辑芯片的多个突起和所述存储芯片的多个突起电极进行位置对准的精度。

公开(公告)号：CN108140577B

公开(公告)日：2022-09-09

申请号：CN201680055999.7

申请日：2016-02-23

Applicant: 瑞萨电子株式会社

Inventor： 出口善宣 ,  渡边彰信

IPC: H01L21/3205 ,  H01L21/768 ,  H01L23/522

CPC classification number: H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L2224/05 ,  H01L2224/05013 ,  H01L2224/32014 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/48463 ,  H01L2224/73265 ,  H01L2924/181 ,  H01L2924/00012

Abstract: 半导体器件具有半导体衬底(SB)和形成在半导体衬底(SB)的主面上的布线构造。布线构造所包含的多个布线层中的最上方的第1布线层包含焊盘(PD)，焊盘(PD)具有用于接合铜导线的第1区域、和用于使探针接触的第2区域。布线构造所包含的多个布线层中的比第1布线层低一层的第2布线层包含配置在焊盘(PD)的正下方的布线(M6)，布线(M6)配置在焊盘(PD)的第1区域以外的区域的正下方，在焊盘(PD)的第1区域的正下方，没有形成与布线(M6)同层的导体图案。

公开(公告)号：CN110299292A

公开(公告)日：2019-10-01

申请号：CN201910211657.5

申请日：2019-03-20

Applicant: 瑞萨电子株式会社

Inventor： 出口善宣 ,  名取岩 ,  矶崎诚也

IPC: H01L21/60 ,  H01L23/495 ,  H01L23/31

Abstract: 本申请涉及半导体器件及其制造方法。在层间绝缘膜上形成焊盘，在层间绝缘膜上形成绝缘膜以覆盖焊盘，并且在绝缘膜中形成露出焊盘的一部分的开口部分。在从开口部分露出的焊盘上和绝缘膜上形成电连接到焊盘的金属膜。金属膜一体地包括位于从开口部分露出的焊盘上的第一部分和位于绝缘膜上的第二部分。金属膜的上表面具有用于将导线键合到金属膜的导线键合区域和用于使探针与金属膜接触的探针接触区域，导线键合区域位于金属膜的第一部分上并且探针接触区域位于金属膜的第二部分上。

公开(公告)号：CN108878371A

公开(公告)日：2018-11-23

申请号：CN201810692239.8

申请日：2014-03-21

Applicant: 瑞萨电子株式会社

Inventor： 安村文次 ,  出口善宣 ,  竹井文一 ,  长谷部昭男 ,  槇平尚宏 ,  久保光之

IPC: H01L21/98 ,  H01L23/544 ,  H01L21/683 ,  H01L25/065 ,  H01L25/18

CPC classification number: H01L25/50 ,  H01L21/6835 ,  H01L22/12 ,  H01L22/14 ,  H01L23/544 ,  H01L24/05 ,  H01L24/06 ,  H01L24/81 ,  H01L25/0657 ,  H01L25/18 ,  H01L2221/68327 ,  H01L2223/54426 ,  H01L2223/5448 ,  H01L2223/54493 ,  H01L2224/03002 ,  H01L2224/0401 ,  H01L2224/05552 ,  H01L2224/0557 ,  H01L2224/06131 ,  H01L2224/11009 ,  H01L2224/13025 ,  H01L2224/13082 ,  H01L2224/13147 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06568 ,  H01L2225/06593 ,  H01L2924/00014 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/16251 ,  H01L2924/181 ,  H01L2224/11 ,  H01L2924/00

Abstract: 本发明公开了一种半导体器件的制造方法。在逻辑芯片上安装存储芯片时，对包括在逻辑芯片的背面上形成的识别标志的识别范围进行成像并对识别范围的图样进行识别，并根据识别结果，将逻辑芯片的多个突起和所述存储芯片的多个突起电极进行位置对准，以将所述存储芯片安装到逻辑芯片上。此时，识别范围的图样与多个突起的阵列图样的任何部分都不相同，结果，可对识别范围的图样中的识别标志确实进行识别，从而可提高将逻辑芯片的多个突起和所述存储芯片的多个突起电极进行位置对准的精度。

公开(公告)号：CN108140577A

公开(公告)日：2018-06-08

申请号：CN201680055999.7

申请日：2016-02-23

Applicant: 瑞萨电子株式会社

Inventor： 出口善宣 ,  渡边彰信

IPC: H01L21/3205 ,  H01L21/768 ,  H01L23/522

CPC classification number: H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L2224/05 ,  H01L2224/05013 ,  H01L2224/32014 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/48463 ,  H01L2224/73265 ,  H01L2924/181 ,  H01L2924/00012

Abstract: 半导体器件具有半导体衬底(SB)和形成在半导体衬底(SB)的主面上的布线构造。布线构造所包含的多个布线层中的最上方的第1布线层包含焊盘(PD)，焊盘(PD)具有用于接合铜导线的第1区域、和用于使探针接触的第2区域。布线构造所包含的多个布线层中的比第1布线层低一层的第2布线层包含配置在焊盘(PD)的正下方的布线(M6)，布线(M6)配置在焊盘(PD)的第1区域以外的区域的正下方，在焊盘(PD)的第1区域的正下方，没有形成与布线(M6)同层的导体图案。

公开(公告)号：CN101459172B

公开(公告)日：2013-06-12

申请号：CN200810181599.8

申请日：2005-02-22

Applicant: 瑞萨电子株式会社

Inventor： 神崎照明 ,  出口善宣 ,  三木一伸

IPC: H01L27/02 ,  H01L23/485

CPC classification number: H01L24/05 ,  H01L24/03 ,  H01L24/48 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05093 ,  H01L2224/05096 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/05556 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/4809 ,  H01L2224/48091 ,  H01L2224/48463 ,  H01L2224/4899 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2224/45099 ,  H01L2924/00

Abstract: 一种半导体器件，其中抗焊盘中所产生应力的强度被提高了。提供有多个焊盘(1)。在每个焊盘(1)中，在使用最上层形成的第一金属(11)下提供有多个线条状第二金属(12)。这样，为提高抗焊盘中所产生应力的强度，将焊盘(1)沿第二金属(12)的纵向排列。亦即：将焊盘(1)排列成使第二金属(12)的纵向(L1)和焊盘(1)的排列方向(L2)在同一方向。