公开(公告)号：KR101135058B1

公开(公告)日：2012-04-13

申请号：KR1020100024957

申请日：2010-03-19

Applicant: 고려대학교 산학협력단

Inventor： 홍석희 ,  소현동 ,  김성경

IPC: H04L9/18 ,  H04L9/14

Abstract: 데이터를 64비트로 나눈 블록을 16라운드 페이스텔(feistel)형 공통키 블록 암호 처리를 실행하는 암호 처리 방법을 개시한다. 상기 방법은 64비트의 평문에 초기 치환을 수행하는 단계, 마스터 키를 패리티 드롭하여 생성된 암호화 키(cipher key)를 비트 왼쪽 순환(left shift) 및 압축치환(compression permutation)을 거쳐 제1 내지 제15 라운드 키를 생성하고 상기 비트 왼쪽 순환, 레지스터의 오류 주입 및 압축치환을 통해 제16 라운드 키를 생성하는 단계, 상기 초기 치환이 수행된 64비트의 평문을 두 개의 32비트로 나누어 왼쪽 레지스터 및 오른쪽 레지스터에 저장한 후, 제1 내지 제16 라운드를 통해 상기 제1 내지 제16 라운드 키를 이용한 암호화 연산을 통해 수행하는 단계, 및 상기 제1 내지 제16 라운드의 암호화 연산을 통해 생성된 비트들에 대해 상기 초기 치환의 역과정을 수행하는 단계를 포함한다. 상기 방법은 16라운드 키 생성과정에서 오류를 주입하여 오류 주입 가능 범위를 넓히고 적은 오류를 주입하여 마스터 키를 획득할 수 있다.

公开(公告)号：KR1020110105678A

公开(公告)日：2011-09-27

申请号：KR1020100024957

申请日：2010-03-19

Applicant: 고려대학교 산학협력단

Inventor： 홍석희 ,  소현동 ,  김성경

IPC: H04L9/18 ,  H04L9/14

Abstract: 데이터를 64비트로 나눈 블록을 16라운드 페이스텔(feistel)형 공통키 블록 암호 처리를 실행하는 암호 처리 방법을 개시한다. 상기 방법은 64비트의 평문에 초기 치환을 수행하는 단계, 마스터 키를 패리티 드롭하여 생성된 암호화 키(cipher key)를 비트 왼쪽 순환(left shift) 및 압축치환(compression permutation)을 거쳐 제1 내지 제15 라운드 키를 생성하고 상기 비트 왼쪽 순환, 레지스터의 오류 주입 및 압축치환을 통해 제16 라운드 키를 생성하는 단계, 상기 초기 치환이 수행된 64비트의 평문을 두 개의 32비트로 나누어 왼쪽 레지스터 및 오른쪽 레지스터에 저장한 후, 제1 내지 제16 라운드를 통해 상기 제1 내지 제16 라운드 키를 이용한 암호화 연산을 통해 수행하는 단계, 및 상기 제1 내지 제16 라운드의 암호화 연산을 통해 생성된 비트들에 대해 상기 초기 치환의 역과정을 수행하는 단계를 포함한다. 상기 방법은 16라운드 키 생성과정에서 오류를 주입하여 오류 주입 가능 범위를 넓히고 적은 오류를 주입하여 마스터 키를 획득할 수 있다.

公开(公告)号：KR101094354B1

公开(公告)日：2011-12-19

申请号：KR1020090085149

申请日：2009-09-10

Applicant: 고려대학교 산학협력단

Inventor： 장남수 ,  김창한 ,  홍석희 ,  소현동

IPC: G06F7/505 ,  G06F17/00 ,  H04L9/14

Abstract: 본 발명은 유한체의 원소간 비트-병렬 곱셈방법에 관한 것으로서, 을 원소의 개수가
q
n 개(q는 소수, n은 자연수)인 유한체(finite field)라고 하고, 다항식 기저로 표현되며 에 속하는 임의의 두 원소의 곱셈 방법에 있어서, 다항식 기저로 표현되는 임의의 두 원소를 MSPB(Modified Shifted Polynomial Basis)로 기저변환을 하는 단계; 및 MSPB로 기저변환된 두 원소를 비트-병렬 곱셈하는 단계를 포함하고, MSPB로 기저변환을 하는 단계와 두 원소를 비트-병렬 곱셈하는 단계는 병렬로 수행되는 것을 특징으로 하며, 하드웨어 구현시 시간 복잡도 및 공간 복잡도 면에서 효율적인 유한체의 원소간 비트-병렬 곱셈방법 및 이를 포함하는 공개키 암호 방법을 제공한다.

公开(公告)号：KR1020110027176A

公开(公告)日：2011-03-16

申请号：KR1020090085149

申请日：2009-09-10

Applicant: 고려대학교 산학협력단

Inventor： 장남수 ,  김창한 ,  홍석희 ,  소현동

IPC: G06F7/505 ,  G06F17/00 ,  H04L9/14

CPC classification number: G06F7/724 ,  G06F7/523 ,  H04L9/3006

Abstract: PURPOSE: A method of bit-parallel multiplying elements of finite field is provided to efficiently perform bit-parallel multiplying in time complexity, and space complexity. CONSTITUTION: A basis converter performs basis conversion arbitrary two elements which is shown in polynomial basis into an MSPB(Modified Shifted Polynomial Basis). A bit-parameter multiplier performs bit-parallel multiplication for the two elements which are performed basis conversion. The basis conversion to MSPB, and bit-parallel multiplication of the two elements operated in parallel.

Abstract translation: 目的：提供有限域的位并行乘法元件的方法，以有效地执行时间复杂度和空间复杂度的位并行乘法。 构成：基本转换器执行基本转换任意两个元素，它们以多项式为基础显示为MSPB（修正的多项式基准）。 位参数乘法器执行基本转换的两个元素的位并行乘法。 基本转换为MSPB，并且并行运算的两个元件的位并行乘法。