-
公开(公告)号：KR1020120020995A
公开(公告)日：2012-03-08
申请号：KR1020100084986
申请日：2010-08-31
Applicant: 고려대학교 산학협력단
Abstract: PURPOSE: A cube root calculation method is provided to effectively calculate a cube root by reducing a hemming weight which determines the efficiency of the cubic root calculation. CONSTITUTION: An SPB(Shifted Polynomial Basis) creation unit(100) creates polynomial based on SPB. A cubic root creation unit(110) creates a cube root formula for the polynomial. A shift base determination unit(120) determines the x^-r of the SPB in order to exclude a subtraction from the cube root formula. A cube root calculation unit(130) calculates the cube root by using the x^-r.
Abstract translation: 目的：提供立方根计算方法，通过减少确定立方根计算效率的折边权重来有效计算立方根。 构成：SPB（移位多项式基）创建单元（100）创建基于SPB的多项式。 立方根创建单元（110）创建多项式的立方根公式。 移动台确定单元（120）确定SPB的x ^ -r，以便从立方根公式中排除减法。 立方根计算单元（130）使用x ^ -r计算立方根。
-
公开(公告)号：KR1020100025403A
公开(公告)日：2010-03-09
申请号：KR1020080084125
申请日：2008-08-27
Applicant: 고려대학교 산학협력단
Abstract: PURPOSE: A polynomial basis based binary parallel multiplier, a method thereof, and a microprocessor using the same are provided to reduce space complexity and to minimize increment of time complexity. CONSTITUTION: A first AND operation unit(210) of a subtractor(200) proceeds multiplication of a coefficient of an element B coping with first multiplication matrices which are used for forming a subtraction result value using a module of S1. A second AND operation unit(220) proceeds multiplication of the coefficient of the element B coping with a second multiplication matrices which are used for forming the subtraction result value using a module of S2. A third AND operation unit(230) proceeds the multiplication of the coefficient of the element B coping with a third multiplication matrices using a module of S3. A unit(260) for generating AB multiplication value creates the subtraction result value of the module of S by proceeding an exclusive OR operation.
Abstract translation: 目的：提供基于多项式的二进制并行乘法器，其方法和使用其的微处理器，以减少空间复杂性并最小化时间复杂度的增加。 构成：减法器（200）的第一AND运算单元（210）进行乘以用于使用S1的模块形成减法结果值的第一乘法矩阵的元素B的系数的乘积。 第二AND运算单元（220）使用S2的模块进行用于构成减法结果值的第二乘法矩阵的元素B的系数的乘法。 第三AND运算单元（230）使用S3的模块进行对应于第三乘法矩阵的元素B的系数的乘法。 用于生成AB乘法值的单元（260）通过进行异或运算来产生S的模块的减法结果值。
-
公开(公告)号：KR1020090090217A
公开(公告)日：2009-08-25
申请号：KR1020080015538
申请日：2008-02-20
Applicant: 고려대학교 산학협력단
IPC: G06F7/52
Abstract: A finite field serial multiplication apparatus based on a polynomial expression and a method thereof are provided to improve time complexity by using a trinomial irreducible polynomial expression. The first multiplication and modular operation unit(200) excepts an term having the same degree as a middle degree among degrees of respective terms of a trinomial irreducible polynomial expression among terms of the first multiplier expressed by a polynomial base to generate the second multiplier. The first multiplication and modular operation unit performs a multiplication and modular operation of a multiplicand which is expressed by a polynomial basis by the trinomial irreducible polynomial expression with the second multiplier. The first register(210) stores the first operation result of the first multiplication and modular operation unit. The second multiplication and modular operation unit(220) performs a multiplication and modular operation of the multiplicand with the excepted term.
Abstract translation: 提供了一种基于多项式表达式的有限域串行乘法装置及其方法，以通过使用三项式不可约多项式表达来提高时间复杂度。 第一乘法运算单元（200）除了由多项式基数表示的第一乘法器的乘积以产生第二乘法器之外，还包括具有与三项式不可约多项式表达式的各项的度的中等程度相同程度的项。 第一乘法运算单元和模拟运算单元通过与第二乘法器的三项式不可约多项式表达式，通过多项式基函数表示乘法运算和模运算。 第一寄存器（210）存储第一乘法运算单元和第一乘法运算单元的第一运算结果。 第二乘法运算单元（220）利用除法项对被乘数进行乘法运算和模运算。
-
公开(公告)号：KR100725675B1
公开(公告)日：2007-06-08
申请号：KR1020050115773
申请日：2005-11-30
Applicant: 고려대학교 산학협력단
IPC: G06F7/496
Abstract: 본 발명은 카라슈바 곱셈기에 관한 것으로, 특히 기존의 이진체에서 정의된 타원곡선의 카라슈바 병렬 곱셈기가 가지는 불필요한 연산을 제거함으로써 공간 복잡도와 시간 복잡도를 줄이기 위해, 기존의 카라슈바 알고리즘에 NRKOA(Non-Redundant Karatsuba-Ofman Algorithm) 알고리즘을 결합함으로써, 불필요한 연산을 줄이도록 하는 카라슈바 곱셈 방법을 제공하는데 그 목적이 있다. 따라서 공간 복잡도에서 효율성을 가지는 효과가 있으며, 이로 인해 낮은 공간 복잡도가 요구되는 스마트 카드, 모바일 디바이스 등에 효율적으로 적용될 수 있는 효과가 있다.
카라슈바 알고리즘, NRKOA, NRHKOA-
公开(公告)号：KR101213395B1
公开(公告)日：2012-12-18
申请号：KR1020100084986
申请日：2010-08-31
Applicant: 고려대학교 산학협력단
Abstract: 본발명은에서의세제곱근연산방법에관한것으로서, C∈에대하여, SPB를기저로한 C의 x과 x를계산하는단계; 및계산된 x과 x를이용하여 C를계산하는경우, 모듈로감산연산이필요없도록 SPB를사용할때 C에곱해지는 x의 r값을결정하여, C의세제곱근을연산하는단계를포함하는것을특징으로하며, 세제곱근연산의효율성을결정하는 x의헤밍웨이트가기존의결과에비해거의모든경우에대하여감소하여세제곱근연산을효율적으로수행할수 있고, SPB를이용함으로써,에서의세제곱근연산시 다항식곱셈횟수가현저하게줄어들었으며, 특정 SPB를선정하여모듈러감산연산을제거하여세제곱근연산량이더욱줄어들도록할 수있다.
-
Patent Agency Ranking6.发明授权ＧＦ（３） 기반의 덧셈기, ＧＦ（３） 기반의 곱셈기,ＧＦ（３） 기반의 덧셈 뺄셈 통합형 연산 장치, 및 ＭＳＢｆｉｒｓｔ ＧＦ（３＾ｍ） 직렬 곱셈 장치 失效GF3加法器，GF3乘法器，用于GF3计算统一加法减法的装置和用于MSB的装置第一GF3 ^ m串行乘法
公开(公告)号：KR100954582B1
公开(公告)日：2010-04-27
申请号：KR1020080027072
申请日：2008-03-24
Applicant: 고려대학교 산학협력단
IPC: G06F7/52
Abstract: 기반의 덧셈기, 기반의 곱셈기, 기반의 덧셈 뺄셈 통합형 연산 장치, 및 MSB first 직렬 곱셈 장치가 개시된다.
본 발명에 따른 MSB first 직렬 곱셈 장치는,
상에서 차수가 인 삼항 기약 다항식 을 사용하며, 상기 의 해가 일 때, 유한체 상의 두 원소 , 의 곱셈을 수행하여 직렬 곱셈 결과값 를 생성하는 MSB first 직렬 곱셈 장치에 있어서, 의 계수 , , 상기 삼항 기약 다항식의 계수로부터 생성되는 , 및 상기 삼항 기약 다항식의 계수에 따라 생성되는 를 입력으로 하여 과 을 생성하는 초기값 생성부; 에 의해 연산되는 의 계수 , 상기 초기값 생성부에 의해 생성된 과 , 직전의 루프에 의해 연산되는 , 및 직전의 루프에 의해 연산되는 중간 덧셈값 에 의해 제 1 치환 연산자 및 제 2 치환 연산자 값을 생성하는 전처리 연산부; 상기 전처리 연산부에서 생성된 제 1 치환 연산자 , 상기 의 계수 , , 및 를 입력으로 하여 의 결과값 을 생성하는 곱셈부; 이전 루프에서의 직렬 곱셈 결과값, 상기 제 2 치환 연산자 , 및 상기 곱셈부의 결과값을 입력으로 하여 덧셈 결과값을 생성하는 가산부; 및 상기 덧셈 결과값을 각 루프마다 임시 저장하여 상기 가산부에 출력하는 임시 저장 레지스터를 포함한다.
본 발명에 의하면, 의 연산에 있어서 적은 게이트의 수를 이용하여 덧셈, 뺄셈, 곱셈의 연산을 수행함으로써 시간 지연 및 공간 복잡도를 줄일 수 있고, 이에 따라 페어링 기반의 암호 시스템을 더욱 효율적으로 설계할 수 있으며, 특히 삼항 기약 다항식을 사용하는 모든 유한체에 적용할 수 있기 때문에 이를 기반으로 하는 하드웨어 설계에 응용할 수 있는 효과가 있다.-
公开(公告)号：KR100954579B1
公开(公告)日：2010-04-26
申请号：KR1020080015538
申请日：2008-02-20
Applicant: 고려대학교 산학협력단
IPC: G06F7/52
Abstract: 본 발명은 삼항 기약다항식을 이용하는 다항식 기저 기반의 유한체 직렬 곱셈 장치 및 방법에 관한 것이며, 다항식 기저로 표현되는 제1 승수의 항 중에서 삼항 기약다항식의 각 항의 차수 중 중간 차수와 동일한 차수의 항을 제외하여 제2 승수를 생성하고, 상기 삼항 기약다항식에 의해 다항식 기저로 표현되는 피승수와 상기 제2 승수의 계수 곱셈 및 모듈러 연산을 수행하는 제1 곱셈 및 모듈러 연산부; 상기 제1 곱셈 및 모듈러 연산부의 중간 연산 결과를 저장하여 연산을 보조하고 상기 제1 곱셈 및 모듈러 연산부의 최종 연산 결과인 제1 연산 결과를 저장하는 제1 레지스터; 및 상기 삼항 기약다항식에 의해 상기 제1 승수에서 제외된 상기 항과 상기 피승수의 계수 곱셈 및 모듈러 연산을 수행하여 제2 연산 결과를 생성하고, 상기 제1 연산 결과를 상기 제2 연산 결과에 가산하여 상기 피승수와 상기 제1 승수의 곱셈 결과를 생성하는 제2 곱셈 및 모듈러 연산부를 포함하여 시간 및 공간 복잡도를 개선한다.
-
8.发明公开ＧＦ（３） 기반의 덧셈기, ＧＦ（３） 기반의 곱셈기,ＧＦ（３） 기반의 덧셈 뺄셈 통합형 연산 장치, 및 ＭＳＢｆｉｒｓｔ ＧＦ（３＾ｍ） 직렬 곱셈 장치 失效用于GF（3）的GF（3），GF（3）的乘法器，用于计算用于GF（3）的统一附加处理的装置和用于MSB第一GF（3 ^ M）串行多路复用的装置
公开(公告)号：KR1020090101745A
公开(公告)日：2009-09-29
申请号：KR1020080027072
申请日：2008-03-24
Applicant: 고려대학교 산학협력단
IPC: G06F7/52
Abstract: PURPOSE: A GF(3)-based adder, a GF(3)-based multiplier, a GF(3)-based addition/subtraction-integrated computing device and an MSBfirstGF(3^m) serial multiplier are provided to reduce the time delay and space complexity by performing the addition, subtraction and multiplication through the smaller number of gates for the GF(3) operation. CONSTITUTION: A GF(3)-based adder(740) comprises the first XOR gate, the second XOR gate, an AND gate, the third XOR gate, the fourth XOR gate, and an OR gate. The first XOR gate performs the exclusive OR operation by using ai^H, the code bit of an ai, and bi^L, the data bit of a bi as input values. The second XOR gate performs the exclusive OR operation by using ai^H, the data bit of an ai, and bi^L, the code bit of the bi as input values. The AND gate generates ri^H, the code bit of an ri.
Abstract translation: 目的：提供基于GF（3）的加法器，基于GF（3）的乘法器，基于GF（3）的加法/减法集成计算设备和MSBfirstGF（3 ^ m）串行乘法器，以减少时间 通过对于GF（3）操作通过较少数量的门执行加法，减法和乘法来延迟和空间复杂度。 构成：基于GF（3）的加法器（740）包括第一异或门，第二异或门，与门，第三异或门，第四异或门和或门。 第一异或门通过使用ai的代码位ai ^ H和bi ^ L执行异或运算，bi的数据位作为输入值。 第二异或门通过使用ai的数据位ai ^ H和bi的代码位bi ^ L来执行异或运算，作为输入值。 与门产生ri ^ H，ri的码位。
-
公开(公告)号：KR1020090090219A
公开(公告)日：2009-08-25
申请号：KR1020080015541
申请日：2008-02-20
Applicant: 고려대학교 산학협력단
IPC: G06F7/52
Abstract: A finite field serial multiplication apparatus based on a polynomial basis and a method thereof are provided to improve time and space complexity. The first multiplication and modular operation unit(600) performs a multiplication and modular operation of a multiplicand with a coefficient of the second multiplier. The first register(710) stores the first operation result of the first multiplication and modular operation unit. The second multiplication and modular operation unit(620) generates the second operation result by performing a multiplication and modular operation of a term excepted from the first multiplier by a trinomial irreducible polynomial expression with the coefficient of the multiplicand. The second register(720) stores an operation result of the second multiplication and modular operation unit.
Abstract translation: 提供了一种基于多项式基础的有限域串行乘法装置及其方法，以提高时间和空间复杂度。 第一乘法运算单元（600）利用第二乘法器的系数进行乘法运算和乘法运算。 第一寄存器（710）存储第一乘法运算单元和模块运算单元的第一运算结果。 第二乘法运算单元（620）通过利用被乘数的三项式不可约多项式表达式，对除第一乘法器以外的项进行乘法运算和模运算，生成第二运算结果。 第二寄存器（720）存储第二乘法运算单元和运算单元的运算结果。
-
公开(公告)号：KR100653358B1
公开(公告)日：2007-02-28
申请号：KR1020050090141
申请日：2005-09-27
Applicant: 고려대학교 산학협력단
IPC: G06F7/52
Abstract: A parallel multiplier for a finite field is provided to usefully apply to implementation of hardware in encryption-related application fields by having the same space/time complexity as the most efficient Reyhani-Masoleh and Hansan multiplier. An AB multiplier(100) multiplies input 'A' and 'B' by a formula-1. An 'x' function part(110) operates the input 'A' and 'B' by a formula-2. An S1 function part(120) performs right cyclic shift according to a formula-3 by using a result value of the 'x' function part. A BTX1 multiplier(130) maps/adds the result value of the AB multiplier and the S1 function part to each cipher of the final output by a formular-4.
Abstract translation: 通过具有与最高效的Reyhani-Masoleh和Hansan乘法器相同的空间/时间复杂度，提供有限域的并行乘法器以有用地应用于与加密相关的应用领域中的硬件的实现。 AB乘法器（100）将输入“A”和“B”乘以公式-1。 'x'功能部分（110）通过公式-2操作输入'A'和'B'。 S1函数部分（120）通过使用'x'函数部分的结果值根据公式-3执行右循环移位。 BTX1乘法器（130）通过公式4将最终输出的每个密码映射/相加AB乘数和S1函数部分的结果值。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.029 seconds)
