-
公开(公告)号：KR100858559B1
公开(公告)日：2008-09-16
申请号：KR1020060119654
申请日：2006-11-30
Applicant: 고려대학교 산학협력단
Abstract: 잉여 이진수의 덧셈 방법, 잉여 이진수의 곱셈 방법, 잉여 이진수 덧셈기 및 잉여 이진수 곱셈기가 개시된다.
본 발명은 승수를 Y, 피승수를 X, 모듈러 값을 M이라고 할때, 임의의 잉여 이진수 X, Y의 곱셈을 수행하는 암호화 시스템의 곱셈기에 있어서, 상기 X의 최하위 비트부터 순서대로 바이너리 값으로 변환하는 배럴 레지스터 전가산기, 상기 변환된 X의 비트 값에 따라 상기 Y, 상기 M, 상기 Y와 M을 더한 값 또는 0 중 어느 하나를 선택하는 멀티플렉서, 상기 선택된 값과 상기 X에 대한 바이너리 값을 제1덧셈을 수행하여 바이너리 값인 캐리 및 음의 수인 섬으로 구성되는 상기 제1덧셈의 결과를 생성하고, 상기 제1덧셈의 캐리 중 이전 자리의 캐리, 상기 제1덧셈의 섬 및 상기 X에 대한 음의 수를 더하는 제2덧셈을 수행하여 음의 수인 캐리 및 바이너리 값인 섬으로 구성되는 상기 제2덧셈의 결과를 생성하며, 상기 배럴 레지스터 전가산기가 상기 X의 최상위 비트를 바이너리 값으로 변환할 때까지 상기 잉여 이진수 덧셈기가 상기 제1덧셈 및 상기 제2덧셈을 반복 수행하는 잉여 이진수 덧셈기 및 상기 제1덧셈 및 상기 제2덧셈의 반복 수행 중에 상기 제2덧셈의 결과를 상기 X에 대한 바이너리 값 및 상기 X에 대한 음의 수에 적용하는 어큐뮬레이터를 포함한다.
본 발명에 의하면, 캐리 전파 없이 결합기의 기능을 하는 덧셈기를 제공할 수 있고, 몽고메리 곱셈의 대부분의 임계 경로 지연 시간을 차지하는 세 피연산자 의 덧셈을 수행하는 부분에 잉여 이진수 개념을 도입하고 새롭게 제안된 잉여 이진수 덧셈기를 사용하여 공간 복잡도 및 시간 복잡도를 줄일 수 있으며, 반복하는 모듈러 곱셈으로 이루어진 RSA 암호 시스템과 곱셈기에서 중요 구성 기능 블록인 여러 시스템들이 간단하게 구현될 수 있게 한다.-
公开(公告)号：KR1020070064121A
公开(公告)日：2007-06-20
申请号：KR1020050124708
申请日：2005-12-16
Applicant: 고려대학교 산학협력단
CPC classification number: H04L9/3006 , H04L9/0869
Abstract: A public-key encoding method for providing a dual decoding function and protecting privacy of a user is provided to discriminatively give an access right to a secret key for decoding to a user and a system administrator. A public-key encoding method for providing a dual decoding function and protecting privacy of a user includes the steps of: creating a key parameter through an encoder of a communication device. The key parameter includes the public-key and a secret key for encoding(S100); encoding ordinary messages through the encoder based on a created key parameter(S300); performing a decoding mode(S500); and decoding the ordinary messages based on a preset algorithm according to a decoding subject by a decoder of the communication device.
Abstract translation: 提供了一种用于提供双重解码功能和保护用户隐私的公开密钥编码方法，以便区别地向用户和系统管理员给出用于解密的秘密密钥的访问权限。 用于提供双重解码功能和保护用户隐私的公开密钥编码方法包括以下步骤：通过通信设备的编码器创建密钥参数。 密钥参数包括公开密钥和用于编码的秘密密钥（S100）; 基于创建的密钥参数通过编码器编码普通消息（S300）; 执行解码模式（S500）; 以及根据通信装置的解码器根据解码对象的预设算法对普通消息进行解码。
-
Patent Agency Ranking
公开(公告)号：KR1020080049266A
公开(公告)日：2008-06-04
申请号：KR1020060119654
申请日：2006-11-30
Applicant: 고려대학교 산학협력단
Abstract: A method for adding a redundant binary, the method for multiplying the redundant binary, a redundant binary adder, and a redundant binary multiplier are provided to offer an adder functioning as a combiner in an encryption system for securing data without carry transfer, and reduce spatial and time complexity. A first addition block(151) generates a first addition result comprising a carry, which is a binary value, and a sum, which is a negative number, by performing first addition adding a redundant binary for 'X' and the binary value of 'Y'. A second addition block(152) generates second first addition result comprising the carry, which is the negative number, and the sum, which is the binary value, by performing second addition adding the carry of a previous digit among the carries of the first addition, the sum of the first addition, and the negative number for 'Z'. 'i' bit of the redundant binary for 'X' comprises a symbol bit 'xi^s' and a bit value 'xi^v'.
Abstract translation: 提供了一种用于添加冗余二进制的方法，用于乘以冗余二进制的方法，冗余二进制加法器和冗余二进制乘法器，以在加密系统中提供用作组合器的加法器，用于在不进行传送的情况下保护数据，并且减少空间 和时间复杂性。 第一加法器块（151）通过执行第一加法来产生包括作为二进制值的进位和和的第一加法结果，该加法加上用于'X'的二进制值和' Y”。 第二加法器块（152）通过执行第二加法来产生包括作为负数的进位和作为二进制值的和的第二加法结果，该第二加法相加第一加法运算中的先前数字的进位 ，第一个加法的和和“Z”的负数。 “X”的冗余二进制位的'i'位包括符号位'xi ^ s'和位值'xi ^ v'。
-
公开(公告)号：KR100805272B1
公开(公告)日：2008-02-20
申请号：KR1020060037460
申请日：2006-04-26
Applicant: 고려대학교 산학협력단
Abstract: 부호화를 이용하는 곱셈 장치 및 그 방법이 개시된다.
본 발명은 임의의 자리 비트인 i번째 비트가 부호를 나타내는 부호비트와 크기를 나타내는 크기비트로 구성되는 부호수인 제1 부호수 및 제2 부호수에 대하여,상기 제1 부호수의 i번째 비트와 상기 제2 부호수의 i번째 비트를 합산하여 음의수인 제1 합의 i번째 비트와 부호수인 제1 캐리의 i+1번째 비트를 생성하는 제1연산부, 상기 제1 합의 i번째 비트를 부호를 갖지 않는 이진수로 변환한 제2 합의 i번째 비트를 생성하고, 상기 제2 합의 i번째 비트에 따라 상기 제1 캐리의 i+1번째 비트를 변환시켜 부호수인 제2 캐리의 i+1번째 비트를 생성하는 제2연산부, 상기 제2 캐리의 i번째 비트와 상기 제2 합의 i번째 비트를 합산하여 덧셈 결과값을 생성하는 결과값 산출부, 제1입력값에 따라, 제2입력값, 상기 제1입력값 및 제2입력값을 이용한 모듈러값, 상기 모듈러값과 제2입력값을 합산한 값 또는 0 중 어느 하나를 선택하여 상기 제1연산부의 제2부호수로 출력하는 멀티플렉서, 상기 제1입력값에 따라 상기 멀티플레서를 제어하여 제2입력값의 덧셈 여부를 결정하는 변환기, 상기 결과값 산출부의 덧셈 결과값을 쉬프트 연산한 쉬프트값을 상기 제1연산부의 제1부호수로 출력하는 쉬프트 레지스터, 및 상기 쉬프트값을 이용하여 제1입력값 및 제2입력값의 곱셈 연산 결과를 생성하는 입출력 버퍼부를 포함한다.
본 발명에 의하면, 공간 복잡도와 시간 복잡도를 줄여 성능을 향상시키고, 제조 비용을 감소시킬 수 있는 효과가 있다. 또한, 또한, 부호수의 특징을 이용하여 하이 래딕스(High-radix) 연산을 적용 할 경우, 2의 보수 연산에서 고려해야 하는 캐리 전파를 고려하지 않아도 되는 추가적인 성능 향상을 가능하게 한다.-
公开(公告)号：KR1020070105415A
公开(公告)日：2007-10-31
申请号：KR1020060037460
申请日：2006-04-26
Applicant: 고려대학교 산학협력단
CPC classification number: G06F7/728 , G06F7/5336 , G06F7/74
Abstract: A multiplier using encoding and a method thereof are provided to improve performance and decrease a manufacturing cost by performing addition with an encoding technique or performing multiplication applying the encoding technique. A first operator(410) generates an i-th bit of the first sum, which is a negative number, and an i+1-th bit of a first carry, which is a sign number, by adding the i-th bit of a first and second sign number. A second operator(420) generates the i-th bit of a second sum converting the i-th bit of the second sum into a binary number having no sign and the i+1-th bit, which is the sign number, by converting the i+1 th bit of the first carry according to the i-th bit of the second sum. A result calculator(430) generates an addition result by adding the i-th bit of the second carry and sum. A converter determines the addition of the second input value by controlling a multiplexer according to the first input value. A shift registers outputs a shift value for the first sign number of the first operator by shifting the addition result. An I/O(Input/Output) buffer generates a multiplication result of the first and second input value by using the shift value.
Abstract translation: 提供使用编码的乘法器及其方法，以通过使用编码技术执行加法或执行采用编码技术的乘法来提高性能并降低制造成本。 第一运算符（410）通过将第i个位的第i个比特加到第一个乘法运算符（410）中，生成作为一个负号的第一个和的第i个比特和第一个进位的第i + 1个比特， 第一和第二个号码。 第二运算符（420）生成第二和的第i个比特，其将第二和的第i个比特转换为无符号的二进制数和作为符号数的第i + 1比特 根据第二和的第i位，第一进位的第i + 1位。 结果计算器（430）通过将第二进位和和的第i位相加来产生相加结果。 A转换器通过根据第一输入值控制多路复用器来确定第二输入值的相加。 移位寄存器通过移位相加结果输出第一运算符的第一符号号的移位值。 I / O（输入/输出）缓冲器通过使用移位值产生第一和第二输入值的相乘结果。
-
公开(公告)号：KR1020070056743A
公开(公告)日：2007-06-04
申请号：KR1020050115773
申请日：2005-11-30
Applicant: 고려대학교 산학협력단
IPC: G06F7/496
Abstract: A Karatsuba multiplying method for reducing unnecessary calculation is provided to reduce an unnecessary calculation by reducing space/time complexity in an elliptic curve Karatsuba parallel multiplier defined in a conventional binary body. An order of an input value is checked. In case that the order of the input value is higher than seven, initialization for the inputted value and a coefficient for an operation is performed. If the initialization is completed, a sum of each input value is found by performing previous addition for the inputted values. A target value is found by performing an NRHKOA(Non-Redundant Half Karatusba-Ofman Algorithm) after finding the sum. Output is found by replacing the inputted value with the target value and recursively repeating steps from the second step.
Abstract translation: 提供了用于减少不必要的计算的Karatsuba乘法方法，以通过减少常规二进制体中定义的椭圆曲线Karatsuba并行乘法器中的空间/时间复杂度来减少不必要的计算。 检查输入值的顺序。 在输入值的顺序大于7的情况下，执行输入值的初始化和操作的系数。 如果初始化完成，则通过对输入的值执行先前的相加来找到每个输入值的和。 通过在求和之后执行NRHKOA（Non-Redundant Half K Apparatusba-Ofman算法）来找到目标值。 通过用目标值替换输入值并从第二步递归地重复步骤来找到输出。
-
公开(公告)号：KR100725675B1
公开(公告)日：2007-06-08
申请号：KR1020050115773
申请日：2005-11-30
Applicant: 고려대학교 산학협력단
IPC: G06F7/496
Abstract: 본 발명은 카라슈바 곱셈기에 관한 것으로, 특히 기존의 이진체에서 정의된 타원곡선의 카라슈바 병렬 곱셈기가 가지는 불필요한 연산을 제거함으로써 공간 복잡도와 시간 복잡도를 줄이기 위해, 기존의 카라슈바 알고리즘에 NRKOA(Non-Redundant Karatsuba-Ofman Algorithm) 알고리즘을 결합함으로써, 불필요한 연산을 줄이도록 하는 카라슈바 곱셈 방법을 제공하는데 그 목적이 있다. 따라서 공간 복잡도에서 효율성을 가지는 효과가 있으며, 이로 인해 낮은 공간 복잡도가 요구되는 스마트 카드, 모바일 디바이스 등에 효율적으로 적용될 수 있는 효과가 있다.
카라슈바 알고리즘, NRKOA, NRHKOA
-
-
-
-
-
-
Search Results
7
records
(took 0.024 seconds)
