하드웨어와 소프트웨어 통합 설계가 가능한 경량암호 장치
    2.
    发明公开
    하드웨어와 소프트웨어 통합 설계가 가능한 경량암호 장치 有权
    使用硬件和软件协同设计的轻巧的CRYPTOGRAPHIC设备

    公开(公告)号:KR1020160147361A

    公开(公告)日:2016-12-23

    申请号:KR1020150084003

    申请日:2015-06-15

    Abstract: 본발명은하드웨어와소프트웨어통합설계가가능한경량암호장치에관한것으로, 블록암호운용방식에따르는마이크로프로세서및 상기마이크로프로세서와연결되어통신하는 GEZEL 하드웨어코-프로세서(H/W co-processor)를포함하며, 상기 GEZEL 하드웨어코-프로세서는 GEZEL IP(intellectual property) 블록및 데이터패스(datapath)를이용한유한상태기계(Finite state machine with datapath, FSMD) 방식으로동작시키는하나이상의하드웨어 IP를포함하여구성된다. 상기와같이구성된본 발명에따른하드웨어와소프트웨어통합설계가가능한경량암호장치에의하면, 데이터패스를이용한유한상태기계(FSMD) 방식의 GEZEL을이용하여블록암호및 경량암호알고리즘의하드웨어와소프트웨어를최적화하여통합설계함으로써, 경쟁효과(race condition)로부터자유로워서신호타이밍캐치가쉽고, 교착상태에빠질우려가없으며, 하드웨어와소프트웨어상호간의인터페이스를최적화하여전체적인레이턴시(latency)를감소시키고, 속도를향상시킨다.

    PRINTcipher를 이용한 경량암호 장치
    3.
    发明授权
    PRINTcipher를 이용한 경량암호 장치 有权
    使用PRINTcipher的轻量级加密设备

    公开(公告)号:KR101655862B1

    公开(公告)日:2016-09-09

    申请号:KR1020150028245

    申请日:2015-02-27

    Abstract: 본발명은 PRINTcipher를이용한경량암호장치에관한것으로, 블록암호운용방식에따르는하드웨어처리기및 하드웨어처리기와연결되어통신하는 GEZEL 코-프로세서(co-processor)를포함하며, GEZEL 코-프로세서는, GEZEL IP(intellectual property) 블록및 경량암호 PRINTcipher 기법을데이터패스를이용한유한상태기계(Finite state machine with datapath, FSMD) 방식으로동작시키는하드웨어 IP를포함한다.

    AES 암호 알고리즘의 S-박스를 이용한 물리적 복제 방지기능 회로
    4.
    发明公开
    AES 암호 알고리즘의 S-박스를 이용한 물리적 복제 방지기능 회로 有权
    使用AES算法的S-BOX的物理不可靠功能电路

    公开(公告)号:KR1020160039011A

    公开(公告)日:2016-04-08

    申请号:KR1020140131567

    申请日:2014-09-30

    Inventor: 김현민 홍석희

    Abstract: 본발명은 AES 암호알고리즘의 S-박스를이용한물리적복제방지기능회로에관한것으로서, 보다바람직하게는외부로부터입력받은챌린지신호에응답하여듀얼레일로직의특성을갖도록역함수(inversion function)를구현하여각 레일별전력소비량을나타내는신호를출력하는 AES S-박스; 및상기 AES S-박스로부터출력된각 레일별전력소비량을나타내는신호를입력받아, 상기각 레일별전력소비량에기초하여하나의신호를출력하는아날로그비교기;를포함한다. 이러한구성에의해, 본발명의 AES 암호알고리즘의 S-박스를이용한물리적복제방지기능회로는출력신호의후처리를위한추가모듈을구비할필요가없고, 기존의자원을재사용가능하여, 특히암호알고리즘에본 발명이적용시, 높은제조비용이발생하는것을방지할수 있는효과가있다.

    Abstract translation: 本发明涉及一种使用AES密码算法的S盒的物理上不可克隆的功能电路。 物理不可克隆功能电路包括:AES S盒,其实现反向功能,使得反向功能响应于外部挑战信号具有双轨逻辑的特性,并且输出指示每个轨道的功耗的信号; 以及模拟比较器,其接收表示AES S盒的每个轨道输出的功率消耗的信号,并且基于每个轨道的功率消耗输出单个信号。 使用根据本发明的AES密码算法的S盒的物理不可克隆功能电路具有不需要用于后处理输出信号的附加模块,并且可以重用现有资源的效果。 特别地,产生了当将本发明应用于密码算法时可能防止产生高制造成本的效果。

    듀얼 레일 딜레이 로직을 이용한 물리적 복제 방지 회로
    5.
    发明公开
    듀얼 레일 딜레이 로직을 이용한 물리적 복제 방지 회로 有权
    使用双轨延迟逻辑的物理不可靠功能电路

    公开(公告)号:KR1020160039010A

    公开(公告)日:2016-04-08

    申请号:KR1020140131565

    申请日:2014-09-30

    Inventor: 김현민 홍석희

    CPC classification number: H04L9/30

    Abstract: 본발명은듀얼레일딜레이로직을이용한물리적복제방지회로에관한것으로서, 보다바람직하게는복수개가서로직렬연결되어, 복수개의신호를입력받고, 입력받은복수개의신호에각각설정된지연시간을반영한후 상기복수개의신호를출력하는딜레이셀; 및상기딜레이셀의끝단에직렬연결되어, 상기딜레이셀로부터출력된복수개의신호를입력받고, 입력받은복수개의신호중 입력시간또는각 레일의전력소비량에기초하여하나의신호를출력하는아비터로직;을포함한다. 이러한구성에의해, 본발명의듀얼레일딜레이로직을이용한물리적복제방지회로는복수개의게이트들을대신하여듀얼레일딜레이로직으로이루어지는딜레이셀을이용함으로써, 사용면적이감소함에따라제품을소형화시킬수 있고, 제품의기능에대한처리를고속화할수 있는효과가있다.

    Abstract translation: 本发明涉及一种使用双轨延迟逻辑的物理不可克隆功能电路,更具体地说,涉及一种使用双轨延迟逻辑的物理不可克隆功能电路,其包括:彼此串联连接的延迟单元,接收信号输入,以及 在反映对各个输入信号设定的延迟时间之后输出信号; 以及与延迟单元的端部串联连接的仲裁器逻辑,接收从延迟单元输出的信号输入,并且基于每个导轨的输入时间或功耗来输出输入信号中的一个信号。 根据该结构,使用根据本发明的双轨延迟逻辑的物理不可克隆功能电路使用具有双轨延迟逻辑而不是门的延迟单元,因此随着使用区域减小,产品的尺寸可以减小 ,并且可以加速执行产品功能。

    물리적 복제 방지 기능을 이용한 기기 인증 시스템 및 방법
    6.
    发明授权
    물리적 복제 방지 기능을 이용한 기기 인증 시스템 및 방법 有权
    使用物理不可靠函数的装置的认证系统和方法

    公开(公告)号:KR101610625B1

    公开(公告)日:2016-04-08

    申请号:KR1020150040451

    申请日:2015-03-24

    Inventor: 김현민 홍석희

    Abstract: 본발명은물리적복제방지기능을이용한기기인증시스템및 방법에관한것으로서, 보다바람직하게는외부로부터입력받은기준입력신호에대하여내부에구비된전압제어발진기를통해출력된출력신호로부터분주된신호의위상을동기화시키는위상동기회로; 상기위상동기회로의댐핑계수, 루프대역폭을조절하여상기위상동기회로로부터발생되는지터의특성을제어하는제어부; 및상기제어부로부터특성이제어된상기지터에대응하는응답신호를출력하는응답신호추출회로;를포함한다. 이러한구성에의해, 본발명의물리적복제방지기능을이용한기기인증시스템및 방법은고속으로동작하는컴퓨터시스템또는고속의데이터전송을위한통신시스템에서자연스럽게발생되는지터를물리적복제방지기능으로이용함으로써, 물리적복제기능을구현하기위한별도의신호생성을위한소자를구현하기위해추가비용이발생하는것을방지할수 있는효과가있다.

    Abstract translation: 本发明涉及一种使用物理上不可克隆功能认证设备的系统和方法。 该系统包括:相位同步电路,使相对于从外部接收到的参考输入信号,在从内部安装的电压控制振荡器输出的输出信号中分离出的信号相位; 通过调整相位同步电路的阻尼系数和环路带宽来控制从相位同步电路发生的抖动的特性的控制器; 以及回复信号提取电路,输出与由所述控制器控制的特性的抖动相对应的应答信号。 该系统作为物理克隆防止功能使用自然发生在高速运行的计算机系统中的抖动或用于高速数据传输的通信系统,从而防止实现用于物理克隆的信号生成装置所需的额外费用 预防功能。

    가우시안 정규기저를 갖는 GF(2^n) 직렬 곱셈기에 대한 오류 탐지
    8.
    发明公开
    가우시안 정규기저를 갖는 GF(2^n) 직렬 곱셈기에 대한 오류 탐지 有权
    GF(2 ^ N)上串联高斯正态基乘法器的故障保护架构

    公开(公告)号:KR1020150078681A

    公开(公告)日:2015-07-08

    申请号:KR1020130168272

    申请日:2013-12-31

    CPC classification number: G06F11/10 G06F7/523 G06F11/00

    Abstract: 본발명은유한체의직렬곱셈기에대한오류탐지에관한것으로서, 제 1 입력의비트중 하나의비트와제 2 입력의비트중 하나의비트를이용하여제 1 패리티비트를예측하는단계, 및상기제 1 입력과상기제 2 입력의직렬곱셈을통해산출된결과의각 비트값과제 1 패리티비트를비교하여오류가있는지를탐지하는단계를포함함으로써, 패리티비트를이용하여직렬곱셈기에대한오류주입공격에안전할수 있다.

    Abstract translation: 本发明涉及一种有限域串行乘法器的误差检测方法,包括以下步骤:通过在第一输入的比特和第二输入的比特中使用一个比特来预测第一奇偶校验位; 并且将通过第一输入和第二输入的串行乘法计算的每个比特值与第一奇偶校验进行比较以检测错误,从而通过使用奇偶校验位来确保对序列乘法器的故障注入攻击的安全性。

    GF(3^m)에서의 메시지 매핑 방법 및 이를 이용한 페어링 암호 시스템
    10.
    发明公开
    GF(3^m)에서의 메시지 매핑 방법 및 이를 이용한 페어링 암호 시스템 有权
    使用GF(3 ^ M)和基于配对的CRYPTOSYSTEM使用信息绘制消息的方法

    公开(公告)号:KR1020120101243A

    公开(公告)日:2012-09-13

    申请号:KR1020110017994

    申请日:2011-02-28

    CPC classification number: G06F7/52 G06F17/11 H04L9/30

    Abstract: PURPOSE: A message mapping method in GF(3^m) and a pairing based cryptosystem using the same are provided to reduce a size of matrices used for a mapping message, thereby rapidly calculating an inverse matrix. CONSTITUTION: A message receiving unit(100) receives a message string. A transforming unit(110) codes the message string. A hashing unit(120) searches the coded message string by using a hashing function. A mapping unit(130) maps a hashing value to a point on an elliptic curve. [Reference numerals] (100) Message receiving unit; (110) Transformation unit; (120) Hashing unit; (130) Mapping unit

    Abstract translation: 目的:提供GF(3 ^ m)中的消息映射方法和使用该消息映射的密码系统,以减少用于映射消息的矩阵的大小,从而快速计算逆矩阵。 构成:消息接收单元(100)接收消息串。 变换单元(110)对消息串进行编码。 散列单元(120)通过使用散列函数来搜索编码消息串。 映射单元(130)将哈希值映射到椭圆曲线上的点。 (附图标记)(100)消息接收单元; (110)转换单元; (120)哈希单位; (130)映射单元

Patent Agency Ranking