公开(公告)号：KR101896899B1

公开(公告)日：2018-09-11

申请号：KR1020180070234

申请日：2018-06-19

Applicant: 극동대학교 산학협력단 ,  박영민

Inventor： 신예호 ,  이동윤 ,  서기원 ,  박영민

IPC: D04B15/78 ,  D04B7/34 ,  D04B9/58

CPC classification number: D04B15/78 ,  D04B7/34 ,  D04B9/58

Abstract: 본발명은장갑편직기가장갑을생산하는과정에서발생하는각종생산관련데이터들을컴퓨터가수집해서처리하여생산성을향상시킬수 있는각종정보를생성운용할수 있도록함으로써장갑공장의생산성향상에크게기여할수 있게하는스마트인터페이스시스템을구비한장갑편직기로, 보다상세하게는생산설비와정보시스템사이에서쌍방향통신을통해생산설비로부터생산관련각종데이터를수집하고, 수집된데이터를처리하여얻은정보를바탕으로생산관리를수행하며, 개별편직기또는그룹화되어있는편직기그룹에대한제어를통해최적의생산환경을구현함으로써통신기능을갖지않는장갑편직기를대상으로쌍방향통신에근거한스마트장갑공장구축을가능하게하는스마트인터페이스시스템을구비한장갑편직기에관한것이다.

公开(公告)号：KR1020070114527A

公开(公告)日：2007-12-04

申请号：KR1020060048230

申请日：2006-05-29

Applicant: 극동대학교 산학협력단

Inventor： 현득창 ,  김성종 ,  이준환 ,  신예호 ,  조한진 ,  강이구 ,  정헌석 ,  남의석 ,  예철수 ,  이덕진

IPC: H03M3/02 ,  H03M1/12

CPC classification number: H03M3/466 ,  H03M1/123 ,  H03M2201/61 ,  H03M2201/62 ,  H03M2201/63

Abstract: An extended counting incremental sigma-delta analog-to-digital converter is provided to improve conversion speed by performing two-step operations of determining MSB(Most Significant Bit) and LSB(Least Significant Bit) independently. A first incremental sigma-delta A/D(analog/Digital) converter outputs an MSB(Most Significant Bit) signal of a digital-converted signal by calculating a first analog input signal from the first analog input signal. A second incremental sigma-delta A/D converter outputs an LSB signal of a digital-converted signal by calculating the first analog input signal by receiving an integration voltage in the first incremental sigma-delta A/D converter.

Abstract translation: 提供扩展计数增量Σ-Δ模数转换器，通过执行独立确定MSB（最高有效位）和LSB（最低有效位）的两步操作来提高转换速度。 第一增量Σ-ΔA/ D（模拟/数字）转换器通过从第一模拟输入信号计算第一模拟输入信号来输出数字转换信号的MSB（最高有效位）信号。 第二增量Σ-ΔA/ D转换器通过在第一增量Σ-ΔA/ D转换器中接收积分电压来计算第一模拟输入信号而输出数字转换信号的LSB信号。

公开(公告)号：KR100789907B1

公开(公告)日：2008-01-02

申请号：KR1020060048230

申请日：2006-05-29

Applicant: 극동대학교 산학협력단

Inventor： 현득창 ,  김성종 ,  이준환 ,  신예호 ,  조한진 ,  강이구 ,  정헌석 ,  남의석 ,  예철수 ,  이덕진

IPC: H03M3/02 ,  H03M1/12

Abstract: 본 발명은 제1 아날로그 입력 신호로부터 상기 제1 아날로그 입력 신호를 연산하여 디지털 변환한 신호의 MSB 신호를 출력하는 제1 증분형 시그마 델타 A/D 변환기와, 상기 제1 증분형 시그마 델타 A/D 변환기 내부의 적분 전압을 입력받아 상기 제1 아날로그 입력 신호를 연산하여 디지털 변환한 신호의 LSB 신호를 출력하는 제2 증분형 시그마 델타 A/D 변환기를 포함하는 확장 카운팅 증분형 시그마 델타 아날로그-디지털 변환기에 관한 것이다.
본 발명에 따르면, 저전력 소모 및 작은 면적으로 확장 카운팅 증분형 시그마 델타 A/D 변환기를 제공할 수 있으며 MSB와 LSB 결정의 2 단계 동작에서 각각 결정시에 독립적으로 동작하도록 구성하여 변환 속도를 향상시킬 수 있으며 LSB의 비트의 결정을 위한 증분형 시그마 델타 A/D 변환기의 입력에 반전 샘플/홀드부 회로를 사용하여 종래의 확장 카운팅 증분형 시그마 델타 A/D 변환기 구조에서 LSB의 비트 결정시에 미치는 오프셋 전압의 영향을 줄일 수 있어서 저전력 고해상도가 요구되는 USN RFID 모듈 응용 분야에 적용이 가능하다.
A/D 변환기, 시그마 델타 A/D 변환기, 증분형 시그마 델타 A/D 변환기, 확장 카운팅 증분형 시그마 델타 A/D 변환기, 샘플/홀드부, 반전 샘플/홀드부, 변환 속 도, 오프셋 전압, 해상도